KR970701952A - Circuit and method for generating accurate guadrature signals - Google Patents

Circuit and method for generating accurate guadrature signals

Info

Publication number
KR970701952A
KR970701952A KR1019960704891A KR19960704891A KR970701952A KR 970701952 A KR970701952 A KR 970701952A KR 1019960704891 A KR1019960704891 A KR 1019960704891A KR 19960704891 A KR19960704891 A KR 19960704891A KR 970701952 A KR970701952 A KR 970701952A
Authority
KR
South Korea
Prior art keywords
signal
quadrature
generating
signals
deriving
Prior art date
Application number
KR1019960704891A
Other languages
Korean (ko)
Inventor
세이드 나비드 네스롤라
포토웨트-아함디 알리
베하바하니 베하바하니 파보드
하지미리 알리
Original Assignee
요트.게.아. 롤페즈
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR970701952A publication Critical patent/KR970701952A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

입력 신호가 비교기에 공급되어, 기준 전압 VR과 비교된다. 다음에, 비교기의 출력 단자는 분주 회로에 접속되는데, 이 분주 회로는 입력 신호의 1/2의 주파수를 갖는 쿼드리쳐 신호들을 생성시킨다. 이 쿼드리쳐 신호들은 다음에 위상 검출기에 입력되는데, 이 검출기는 두 신호가 정확히 90°의 위상차를 보이지 않는 경우 이상차에 관련된 펄스 트레임을 출력시킨다. 다음에, 펄스 트레인은 조정된 기준 전압 VR을 얻기 위해 저역 필터 및 적분기에 전달된다. VR은 두 신호를 쿼드리쳐 관계로 만들기 위해 비교기의 제로 크로싱을 조정한다.The input signal is supplied to the comparator and compared with the reference voltage V R. The output terminal of the comparator is then connected to a divider circuit, which generates quadrature signals having a frequency of one half of the input signal. These quadrature signals are then input to the phase detector, which outputs a pulse train associated with the outlier if the two signals do not show exactly 90 ° out of phase. The pulse train is then passed to the low pass filter and the integrator to obtain an adjusted reference voltage V R. V R adjusts the zero crossing of the comparator to quadrature the two signals.

Description

정밀한 쿼드리쳐 신호 생성 회로 및 방법(Circuit and method for generating accurate guadrature signals)Circuit and method for generating accurate guadrature signals

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명에 따른 레벨 동기 루프(level-locked loop)의 블럭도이며,1 is a block diagram of a level-locked loop according to the present invention,

제2A도 내지 제2C도는 완전한 사인파가 저주파수에서 90°의 위상차를 갖는 I및 Q신호를 생성시키고 있음을 도시하는 타이밍도이고,2A to 2C are timing diagrams showing that a complete sine wave generates I and Q signals having a phase difference of 90 ° at low frequency,

제3A도 내지 제3C도는 입력 신호의 2차 고조파 성분이 I및 Q위상차의 오차를 야기시키고 있음을 도시하는 타이밍도이며,3A to 3C are timing diagrams showing that the second harmonic component of the input signal causes an error in the I and Q phase differences.

제4도는 본 발명에 대한 통상의 입력 신호를 나타내는 도면이고,4 is a diagram showing a typical input signal to the present invention,

제5A도 내지 제5E도는 본 발명의 시스템 동작 타이밍을 도시하는 타이밍도이다.5A to 5E are timing diagrams showing the system operation timing of the present invention.

Claims (9)

발진 신호를 생성시키는 발진기를 포함하는 쿼드리쳐 신호 생성회로에 있어서, 상기 발진 신호로부터 제어 신호에 의해 결정된 듀티 사이클을 갖는 제1신호를 유도해내는 듀티 사이클 변조기와, 상기 90°의 위상차를 가지는 제2신호와 제3신호를 생성하는 나누기 2회로와, 제2신호와 제3신호간의 쿼드리쳐 오차를 나타내는 쿼드리쳐 오차 신호를 생성하는 위상 검출기와, 쿼드리쳐 오차 신호로부터 제어 신호를 유도해 내는 제어 수단을 포함하는 것을 특징으로 하는 쿼드리쳐 신호 생성 회로.A quadrature signal generation circuit comprising an oscillator for generating an oscillation signal, comprising: a duty cycle modulator for deriving a first signal having a duty cycle determined by a control signal from the oscillation signal; A divider for generating two signals and a third signal, a phase detector for generating quadrature error signals representing quadrature errors between the second and third signals, and a control for deriving a control signal from the quadrature error signals. And quadrature signal generation circuits comprising means. 제1항에 있어서, 상기 듀티 사이클 변조기는 상기 입력신호와 제어 신호간의 차이에 따라 제1신호를 유도해 내는 비교기를 포함하는 것을 특징으로 하는 쿼드리쳐 신호 생성 회로.The quadrature signal generation circuit of claim 1, wherein the duty cycle modulator includes a comparator for inducing a first signal according to a difference between the input signal and a control signal. 제1항 또는 제2항에 있어서, 상기 발진 신호는 사인파 신호인 것을 특징으로 하는 쿼드리쳐 신호 생성 회로.The quadrature signal generating circuit according to claim 1 or 2, wherein the oscillation signal is a sinusoidal signal. 제3항에 있어서, 상기 사인파 신호는 800MHz와 같거나 큰 주파수를 갖는 것을 특징으로 하는 쿼드리쳐 신호 생성 회로.4. The quadrature signal generation circuit of claim 3, wherein the sinusoidal signal has a frequency equal to or greater than 800 MHz. 제1항 또는 제2항에 있어서, 상기 발진 신호는 다양한 주파수에서 두 신호의 합인 것을 특징으로 하는 쿼드리쳐 신호 생성 회로.The quadrature signal generating circuit according to claim 1 or 2, wherein the oscillation signal is a sum of two signals at various frequencies. 입력 신호로부터 쿼드리쳐 신호를 생성하는 회로에 있어서, 입력 신호로부터 제어 신호에 의해 결정된 듀티 사이클을 갖는 제1신호를 유도해 내는 듀티 사이클 변조기와, 상기 90°의 위상차를 가지는 제2신호와 제3신호를 생성시키는 나누기 2회로와, 제2신호와 제3신호간의 쿼드리쳐 오차를 나타내는 쿼드리쳐 오차 신호를 생성하는 위상 검출기와, 위상 오차 신호로부터 제어 신호를 유도해 내는 제어 수단을 포함하는 것을 특징으로 하는 쿼드리쳐 신호 생성 회로.A circuit for generating a quadrature signal from an input signal, comprising: a duty cycle modulator for deriving a first signal having a duty cycle determined by a control signal from an input signal, a second signal having a phase difference of 90 °, and a third signal; A division two circuit for generating a signal, a phase detector for generating a quadrature error signal representing a quadrature error between the second signal and a third signal, and control means for deriving a control signal from the phase error signal; Quadrature signal generation circuit. 제1항에 있어서, 상기 듀티 사이클 변조기는 입력 신호와 제어 신호간의 차이에 따라 제1신호를 유도해 내는 비교기를 포함하는 것을 특징으로 하는 쿼드리쳐 신호 생성 회로.4. The quadrature signal generation circuit of claim 1, wherein the duty cycle modulator comprises a comparator for deriving a first signal according to a difference between an input signal and a control signal. 입력 신호로부터 쿼드리쳐 신호를 생성하는 방법에 있어서, 상기 신호로부터 제어 신호에 의해 결정된 듀티 사이클을 갖는 제1신호를 유도해 내는 단계와, 제1신호로부터 상호 90°의 위상차를 가지는 제2신호와 제3신호를 생성시키는 단계와, 제2신호와 제3신호간의 쿼드리쳐 오차를 나타내는 쿼드리쳐 오차 신호를 생성하는 단계와, 쿼드리쳐 오차 신호로부터 제어 신호를 유도해 내는 단계를 포함하는 것을 특징으로 하는 쿼드리쳐 신호 생성 방법.A method of generating a quadrature signal from an input signal, the method comprising: deriving a first signal having a duty cycle determined by a control signal from the signal, and a second signal having a phase difference of 90 ° from the first signal; Generating a third signal, generating a quadrature error signal representing a quadrature error between the second signal and the third signal, and deriving a control signal from the quadrature error signal. Quadrature signal generation method. 제8항에 있어서, 입력 신호와 제어 신호간의 차이에 따라 제1신호를 유도해 내는 단계를 포함하는 것을 특징으로 하는 쿼드리쳐 신호 생성 방법.The method of claim 8, further comprising deriving a first signal according to a difference between an input signal and a control signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019960704891A 1994-12-30 1995-12-20 Circuit and method for generating accurate guadrature signals KR970701952A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US36655094A 1994-12-30 1994-12-30
US366,550 1994-12-30
PCT/IB1995/001141 WO1996021270A1 (en) 1994-12-30 1995-12-20 Circuit and method for generating accurate quadrature signals

Publications (1)

Publication Number Publication Date
KR970701952A true KR970701952A (en) 1997-04-12

Family

ID=23443498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960704891A KR970701952A (en) 1994-12-30 1995-12-20 Circuit and method for generating accurate guadrature signals

Country Status (5)

Country Link
EP (1) EP0753216A1 (en)
JP (1) JP2002515190A (en)
KR (1) KR970701952A (en)
CN (1) CN1146259A (en)
WO (1) WO1996021270A1 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085548B1 (en) * 2001-07-13 2006-08-01 Advanced Micro Devices, Inc. Harmonic mixer
CN100433541C (en) * 2002-09-10 2008-11-12 华邦电子股份有限公司 Apparatus and method for frequency signal starting
WO2005122397A2 (en) * 2004-06-08 2005-12-22 Koninklijke Philips Electronics N.V. Frequency tunable arrangement
CN101454649B (en) * 2005-09-21 2011-04-27 Rjs科技公司 System and method for a high dynamic range sensitive sensor element array
JP4982350B2 (en) * 2007-12-17 2012-07-25 ルネサスエレクトロニクス株式会社 Transceiver
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8847638B2 (en) 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696017A (en) * 1986-02-03 1987-09-22 E-Systems, Inc. Quadrature signal generator having digitally-controlled phase and amplitude correction
GB2196195B (en) * 1986-09-16 1990-12-19 Plessey Co Plc Quadrature signal generator
DE59009672D1 (en) * 1989-06-09 1995-10-26 Telefunken Microelectron Circuit arrangement for frequency conversion.
JPH05505297A (en) * 1990-12-21 1993-08-05 モトローラ・インコーポレーテッド Apparatus and method for generating quadrature signals
US5375258A (en) * 1992-12-07 1994-12-20 Motorola, Inc. Circuit for generating signals in phase quadrature and associated method therefor

Also Published As

Publication number Publication date
JP2002515190A (en) 2002-05-21
WO1996021270A1 (en) 1996-07-11
CN1146259A (en) 1997-03-26
EP0753216A1 (en) 1997-01-15

Similar Documents

Publication Publication Date Title
US5132633A (en) PLL using a multi-phase frequency correction circuit in place of a VCO
KR970701952A (en) Circuit and method for generating accurate guadrature signals
KR930001593A (en) PLL Frequency Synthesizer
KR920019054A (en) Inverter system
KR960706711A (en) PHASE / FREQUENCY MODULATOR
KR890009098A (en) Voltage controlled oscillation circuit
Gift Multiphase sinusoidal oscillator system using operational amplifiers
EP0378190A3 (en) Digital phase locked loop
JPH0224416B2 (en)
US4663541A (en) Phase-shift stabilized frequency multiplier
KR950007297A (en) Phase locked loop and how it works
KR930003564A (en) Devices with phase-locked loops
SU1287115A1 (en) System for determining frequency characteristics of object with pulse-width modulator
JPH08330848A (en) Numerical value control oscillation circuit
KR100195280B1 (en) Phase conversion apparatus regardless of element varidation
JP2004525548A (en) Precision phase generator
SU1541637A2 (en) Function generator with frequency synchronization
SU1107109A2 (en) Device for checking interpolator
JPH02202714A (en) Clock generating circuit
JPH10303708A (en) Frequency multiplier circuit
SU1185564A1 (en) Generator of amlitude-modulated signals
JPS6463870A (en) Light interference angular velocity meter
JPS5830662B2 (en) wow and flutter signal generator
KR960006299A (en) Phase locked loop device
JPH08279716A (en) Angle modulation circuit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid