KR970077565A - Vertical Stacking Package - Google Patents

Vertical Stacking Package Download PDF

Info

Publication number
KR970077565A
KR970077565A KR1019960019003A KR19960019003A KR970077565A KR 970077565 A KR970077565 A KR 970077565A KR 1019960019003 A KR1019960019003 A KR 1019960019003A KR 19960019003 A KR19960019003 A KR 19960019003A KR 970077565 A KR970077565 A KR 970077565A
Authority
KR
South Korea
Prior art keywords
lead
leads
chip
lead frame
bonding
Prior art date
Application number
KR1019960019003A
Other languages
Korean (ko)
Inventor
박종영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960019003A priority Critical patent/KR970077565A/en
Publication of KR970077565A publication Critical patent/KR970077565A/en

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 실장 밀도를 높일 수 있는 수직 다층 적층 패키지에 관한 것으로서, 복수개의 본딩 패드들을 갖고 있는 칩; 내부 리드들과 그 내부 리드들이 연장되어 각기 대응되는 외부 리드들을 갖고 있는 리드 프레임; 상기 칩이 상기 리드 프레임에 전기 절연 접착고정되는 접착 수단; 상기 본딩 패드들과 각기 대응되는 상기 내부 리드들을 전기적으로 연결하는 전기적 연결수단; 상기 칩과 전기적 연결 부위를 봉지 하는 성형 수지; 상기 리드 프레임의 외부 리드들이 상기 성형 수지 상면에 노출되어 칩 접착면을 갖는 적층 리드부; 상기 리드 프레임의 외부 리드들이 상기 성형 수지 하면에 노출되어 성형된 기판 실장리드를 갖는 기판 실장 리드부;들을 포함하는 것을 특징으로 하는 수직 적층형 패키지를 제공하여 수직 적층이 가능한 패키지를 제공하고, 내부 구조가 갖는 패키지에서 외부 리드만을 변형하여 여러 형태의 패키지를 제공하는 이점(이점)을 갖는데 있다.The present invention relates to a vertical multilayer stack package capable of increasing mounting density, comprising: a chip having a plurality of bonding pads; A lead frame in which the inner leads and the inner leads extend to have corresponding outer leads; Bonding means for electrically insulating and fixing the chip to the lead frame; Electrical connection means for electrically connecting the bonding pads with the respective inner leads; A molding resin encapsulating the chip and the electrical connection portion; A laminated lead portion having externally exposed leads of the lead frame on the molded resin upper surface and having a chip bonding surface; And a substrate mounting lead having a substrate mounting lead formed by exposing external leads of the lead frame to the bottom surface of the molding resin. It has the advantage (advantage) of providing various types of packages by modifying only the external lead in the package.

Description

수직 적층형 패키지Vertical Stacking Package

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명에 의한 걸 윙 형태의 수직 적층형 패키지의 단면도, 제5도는 본 발명에 의한 수직 적층 패키지의 적층된 실시 예를 나타내는 패키지의 단면도.FIG. 2 is a cross-sectional view of a vertically stacked package in the form of a wing wing according to the present invention, and FIG. 5 is a cross-sectional view of a package showing a stacked embodiment of the vertically stacked package according to the present invention.

Claims (5)

복수 개의 본딩 패드들을 갖고 있는 칩; 내부 리드들과 그 내부 리드들이 연장되어 각기 대응되는 외부 리드들을 갖고 있는 리드 프레임; 상기 칩이 상기 리드 프레임에 전기 절연 접착 고정되는 접착 수단; 상기 본딩 패드들과 각기 대응되는 상기 내부 리드들을 전기적으로 연결하는 전기적 연결 수단; 상기 칩과 전기적 연결 부위를 봉지하는 성형 수지; 상기 리드 프레임의 외부 리드들이 상기 성형 수지 상면에 노출되어 칩 접착면을 갖는 적층 리드부; 상기 리드 프레임의 외부 리드들이 상기 성형 수지 하면에 노출되어 성형된 기판 실장 리드를 갖는 기판 실장 리드부;들을 포함하는 것을 특징으로 하는 수직 적층형 패키지.A chip having a plurality of bonding pads; A lead frame in which the inner leads and the inner leads extend to have corresponding outer leads; Bonding means for fixing the chip to the lead frame by electric insulation bonding; Electrical connection means for electrically connecting the bonding pads and the internal leads respectively corresponding to the bonding pads; A molding resin encapsulating the chip and the electrical connection portion; A laminated lead portion having externally exposed leads of the lead frame on the molded resin upper surface and having a chip bonding surface; And a substrate mounting lead unit having substrate mounting leads formed by exposing external leads of the lead frame to the lower surface of the molding resin. 제1항에 있어서, 상기 기판 실장 리드부가 상기 성형 수지 하면으로 절곡 성형되어 J형 리드로 형성되는 것을 특징으로 하는 수직 적층형 패키지.The vertically stacked package according to claim 1, wherein the substrate mounting lead portion is bent to the lower surface of the molding resin and formed into a J-type lead. 제1항에 있어서, 상기 외부 리드부가 절단되어 있는 것을 특징으로 하는 수직 적층형 패키지.The vertical stack type package according to claim 1, wherein the external lead portion is cut. 제1항에 있어서, 상기 외부 리드가 걸 윙 형태로 형성되는 것을 특징으로 하는 수직 적층형 패키지.The vertically stacked package of claim 1, wherein the outer lead is formed in a hook wing shape. 제1항에 있어서, 상기 외부 리드가 J형 형태로 형성되는 것을 특징으로 하는 수직 적층형 패키지.The vertically stacked package of claim 1, wherein the outer lead is formed in a J shape. ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.
KR1019960019003A 1996-05-31 1996-05-31 Vertical Stacking Package KR970077565A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960019003A KR970077565A (en) 1996-05-31 1996-05-31 Vertical Stacking Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960019003A KR970077565A (en) 1996-05-31 1996-05-31 Vertical Stacking Package

Publications (1)

Publication Number Publication Date
KR970077565A true KR970077565A (en) 1997-12-12

Family

ID=66284093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019003A KR970077565A (en) 1996-05-31 1996-05-31 Vertical Stacking Package

Country Status (1)

Country Link
KR (1) KR970077565A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293815B1 (en) * 1998-06-30 2001-07-12 박종섭 Stacked Package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293815B1 (en) * 1998-06-30 2001-07-12 박종섭 Stacked Package

Similar Documents

Publication Publication Date Title
KR970067781A (en) Semiconductor device, manufacturing method thereof, and collective semiconductor device
KR980006193A (en) Thermally Improved Flip Chip Packages and Manufacturing Method Thereof
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
KR970053679A (en) Lead Exposure Semiconductor Package
KR970067783A (en) Laminated chip package of LOC (lead on chip) type
KR920001689A (en) Semiconductor device and manufacturing method
KR970063688A (en) Multi-Chip Package with Patterned Lead Frame
KR960043132A (en) How to package LOC semiconductor packages and semiconductor devices
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
JP6204088B2 (en) Semiconductor device
KR920010850A (en) Resin-sealed semiconductor device and manufacturing method
KR970077565A (en) Vertical Stacking Package
KR20010061886A (en) Stack chip package
JPH0726844Y2 (en) Hybrid integrated circuit
JP2001144251A (en) Composite semiconductor device
KR950028068A (en) Multilayer semiconductor package and manufacturing method thereof
KR100843205B1 (en) Semiconductor package and stacked semiconductor package
KR970010679B1 (en) Lead frame and package of a device
KR200156932Y1 (en) Stack-module type chip size package
JPH01286344A (en) Substrate for mounting electronic parts
JPH11340377A (en) Surface mount type semiconductor device
KR100362225B1 (en) electronic semiconductor module
KR950034710A (en) Package and method for parallel partial device semiconductor device
KR100753409B1 (en) Extremely thin package and manufacture method thereof
KR20000010427A (en) Deposition package and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination