KR970076832A

KR970076832A - Bit line precharge method of semiconductor memory device

Info

Publication number: KR970076832A
Application number: KR1019960016525A
Authority: KR
Inventors: 박정훈
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-05-16
Filing date: 1996-05-16
Publication date: 1997-12-12

Abstract

본 발명은 인접한 비트 라인들 간의 용량성 결합으로 인한 프리챠지 속도의 지연을 개선하기 위해 선택된 비트 라인(BL3)을 프리챠지시킬 때 선택된 비트 라인(BL3)에 인접한 적어도 2개의 비트 라인들(BL2,BL4)을 선택된 비트 라인(BL3)과 함께 동시에 프리챠지시킨다. 이로써, 인접한 비트 라인들 간의 결합 용량으로 인해 데이타 감지의 오류 또는 읽기 동작의 지연과 같은 읽기 동작 특성을 저하를 상당히 개선할 수 있게 된다.The present invention provides at least two bit lines BL2, BL3 adjacent to the selected bit line BL3 when precharging the selected bit line BL3 to improve the delay of the precharge rate due to capacitive coupling between adjacent bit lines. BL4 simultaneously with the selected bit line BL3. This makes it possible to significantly reduce the degradation of the read operation characteristics such as the error of data detection or the delay of the read operation due to the coupling capacitance between adjacent bit lines.

Description

Bit line precharge method of semiconductor memory device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제1도는 전형적인 반도체 메모리 장치의 비트 라인 구조를 보여주는 도면, 제2도는 종래 기술과 본 발명에 따른 반도체 장치의 비트 라인 프리챠지 시간을 보여주는 도면.FIG. 1 is a view showing a bit line structure of a typical semiconductor memory device, FIG. 2 is a diagram showing bit line precharge time of a semiconductor device according to the related art and the present invention. FIG.

Claims

A method for precharging bit lines in a semiconductor memory device having a plurality of bit lines, the method comprising the steps of: precharging at least two bit lines adjacent to the selected bit line And the bit line precharge is simultaneously precharged with the selected bit line.

※ Note: It is disclosed by the contents of the first application.