Claims (9)
영상 기기의 휘도 신호를 디지탈 신호로 변환시기는 제1단계 ; 상기 휘도 신호의 노이즈를 제거하기 위하여 상기디지탈 신호의 평균값을 구하는 제2단계; 상기 휘도 신호의 고주파성분을 검출하기 위하여 상기 평균값의 변화량을 주기적으로 누산하고, 그 결과를 초점 신호로서 발생시키는 제4단계를 포함한 것을 그 특징으로 하는 영상 기기의 초점 신호 발생 방법.The timing of converting the luminance signal of the video apparatus into the digital signal is a first step; A second step of obtaining an average value of the digital signal to remove noise of the luminance signal; And a fourth step of periodically accumulating a change amount of the average value to detect a high frequency component of the luminance signal and generating a result as a focus signal.
영상 기기의 휘도 신호를 디지탈 신호로 변환시키는 아날로그/디지탈 변환 수단; 상기 디지탈 신호의 평균값을 구하여 그 변화량을 누산하고, 그 결과를 초점 신호로서 발생시키는 디지탈 신호 처리수단; 및 필드 별로 소정의 유효 영역이 주사되는 시간 동안 소정의 신호를 발생시켜서, 상기 신호 처리 수단의 동작 시간을 제어하는 영역 선택 수단을 포함한 것을 특징으로 하는 영상 기기의 초점 신호 발생 회로.An analog / digital conversion means for converting the luminance signal of the video equipment into a digital signal; Digital signal processing means for obtaining an average value of the digital signal, accumulating the amount of change, and generating the result as a focus signal; And region selection means for generating a predetermined signal during a time period in which a predetermined effective region is scanned for each field to control an operation time of the signal processing means.
제2항에 있어서, 상기영역 선택 수단은, 상기 유효 영역의 수평 구간이 주사되는 시간 동안 하이(High) 상태의 수평 구간 신호를 발생시키는 수평 구간 선택 회로; 상기 유효 영역의 수직 구간이 주사되는 시간 동안 하이(High) 상태의 수직 구간 신호를 발생시키고, 상기 수직 구간의 주사가 끝나는 시점으로부터 하이(High) 상태의 데이타 유효 신호를 발생시키는 수직 구간 선택 회로; 및 상기 수평 및 수직 구간 선택 회로의 출력 신호를 서로 AND 결합하여 출력시키는 AND 게이트를 포함한 것을 그 특징으로 하는 영상 기기의 초점 신호 발생 회로.3. The apparatus of claim 2, wherein the area selection unit comprises: a horizontal interval selection circuit for generating a horizontal interval signal in a high state during a time period during which the horizontal interval of the effective area is scanned; A vertical interval selection circuit generating a vertical interval signal having a high state during a time period during which the vertical section of the effective area is scanned and generating a data valid signal having a high state from the end of the scanning of the vertical interval; And an AND gate for ANDing the output signals of the horizontal and vertical section selection circuits and outputting the AND signals.
제3항에 있어서, 상기 수평 구간 선택 회로는, 소정의 클럭 신호를 계수하는 계수 수단; 사이 계수부의 출력이 상기 수평 구간의 시작점에 해당되는 값일 때에만 하이(High) 상태의 신호를 출력하는 제1등가 비교수단; 상기 계수부의 출력이 상기 수평 구간의 끝점에 해당되는 값일 때에만 하이(High) 상태의 신호를 출력하는 제2등가 비교 수단; 상기 제1 및 제2등가 비교 수단의 출력 신호를 서로 OR 결합하는 OR 게이트; 및 상기 OR 게이트의 출력이 로우(Low) 상태에서 하이(high) 상태로 전환될 때에, 자신의 출력 상태가 반전되는 제1 토글(toggle) 수단을 포함한 것을 특징으로 하는 영상 기기의 초점 신호 발생 회로.The apparatus of claim 3, wherein the horizontal interval selection circuit comprises: counting means for counting a predetermined clock signal; First equivalent comparison means for outputting a signal in a high state only when the output of the counting unit is a value corresponding to a start point of the horizontal section; Second equivalent comparison means for outputting a signal in a high state only when the output of the counting unit is a value corresponding to the end point of the horizontal section; An OR gate for OR-coupling the output signals of the first and second equivalent comparison means to each other; And a first toggle means for inverting the output state of the OR gate when the output of the OR gate is switched from a Low state to a High state. .
제3항에 있어서, 상기 수직 구간 선택 회로는, 수평 동기 신호를 계수하는 계수 수단; 사이 계수부의 출력이 상기 수직 구간의 시작점에 해당되는 값일 때에만 하이(High) 상태의 신호를 출력하는 제1등가 비교수단; 상기 계수부의 출력이 상기 수직 구간의 끝점에 해당되는 값일 때에만 하이(High) 상태의 신호를 출력하는 제2등가 비교 수단; 상기 제1 및 제2등가 비교 수단의 출력 신호를 서로 OR 결합하는 OR 게이트; 상기 OR 게이트의 출력이 로우(Low) 상태에서 하이(high) 상태로 전환될 때에, 자신의 출력 상태가 반전되는 제1 토글(toggle) 수단; 및 상기 제2등가 비교 수단의 출력이 로우(Low) 상태에서 하이(High) 상태로 전환될 때에, 자신의 출력 상태가 반전되는 제2토글(toggle) 수단을 포함하는 것을 그 특징으로 하는 영상 기기의 초점 신호 발생 회로.The apparatus of claim 3, wherein the vertical interval selection circuit comprises: counting means for counting a horizontal synchronization signal; First equivalent comparing means for outputting a signal in a high state only when the output of the counting unit is a value corresponding to a start point of the vertical section; Second equivalent comparison means for outputting a signal in a high state only when the output of the counting unit is a value corresponding to the end point of the vertical section; An OR gate for OR-coupling the output signals of the first and second equivalent comparison means to each other; First toggle means for inverting its output state when the output of the OR gate is switched from a low state to a high state; And a second toggle means for inverting the output state of the second equivalent comparing means when the output of the second equalizing means is switched from a Low state to a High state. Of the focus signal generating circuit.
제2항에 있어서, 상기 디지탈 신호 처리 수단은, 상기 디지탈 신호의 평균값을 계산하는 평균값 계산 수단; 상기 평균값의 변화량을 검출하는 변화량 검출 수단; 및 검출된 변화량을 누산하는 누산 수단을 포함한 것을 그 특징으로 하는 영상 기기의 초점 신호 발생 회로.3. The apparatus of claim 2, wherein the digital signal processing means comprises: average value calculation means for calculating an average value of the digital signal; Change amount detecting means for detecting a change amount of the average value; And an accumulating means for accumulating the detected amount of change.
제6항에 있어서, 상기 평균값 계수 수단은, 상기 디지탈 신호를 소정의 클럭 신호에 따라 순차적으로 저장하는 래치부; 상기 래치부에 저장된 각 신호를 소정 개수만큼 순차적으로 더하는 가산기; 및 상기 가산기의 출력 신호를 상기 개수로 나누는 제산기를 포함한 것을 특징으로 하는 영상 기기의 초점신호 발생 회로.7. The apparatus of claim 6, wherein the average value counting means comprises: a latch for sequentially storing the digital signals according to a predetermined clock signal; An adder for sequentially adding a predetermined number of the signals stored in the latch unit; And a divider for dividing the output signal of the adder by the number.
제7항에 있어서, 상기 변화량 검출 수단은, 상기 제산기의 출력 신호를 상기 클럭 신호의 한 주기 동안 지연시키는 지연 소자; 및 상기 제산기의 출력 신호와 상기 지연 소자의 출력 신호와의 차이를 구하는 감산기를 포함한 것을 그 특징으로 하는 영상 기기의 초점 신호 발생 회로.8. The semiconductor memory device according to claim 7, wherein the change amount detecting means comprises: a delay element for delaying an output signal of the divider for one period of the clock signal; And a subtracter for obtaining a difference between an output signal of the divider and an output signal of the delay element.
제7항에 있어서, 상기 디지탈 신호 처리 수단은, 상기 영역 선택 수단으로부터의 출력 신호와 상기 클럭 신호를 AND 결합하여, 그 출력으로써 상기 누산 수단의 동작을 제어하는 AND 게이트를 더 포함한 것을 그 특징으로 하는 영상 기기의 초점 신호 발생 회로.The digital signal processing device according to claim 7, characterized in that the digital signal processing means further includes an AND gate for AND-coupling the output signal from the area selection means and the clock signal and controlling the operation of the accumulation means as an output thereof The focus signal generation circuit of the video device.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.