Claims (3)
클럭선택신호가 인에이블 상태일 때 입력되는 외부 클럭에 의해 구동되어 내부 클럭을 출력하는 클럭 발생기와, 상기 클럭발생기로부터 출력되는 내부 클럭에 동기되어 송수신 신호를 제어하여 링크 접속이 되지 않아 데이터의 송수신이 없을 때 아이들 상태가 되도록 하고 비활성 상태의 제1LED신호를 출력하는 로직제어부와, 맨체스터 코드 상태이며 극성을 갖는 차동입력들을 입력시켜 로직 데이터로 변환하여 유효한 데이터이면 출력하고 상기 극성을 나타내는 제2LED신호를 출력하되 링크가 접속되지 않으면 상기 로직제어부로부터 입력되는 비활성 상태의 상기 제1LED신호에 의해 상기 제2LED신호를 비활성 상태로 출력하는 스마트 스퀄츠와, 상기 스마트 스퀄츠로부터 출력되는 맨체스터 코드 상태의 유효데이터를 수신하여 비영복귀 코드로 변환된 수신데이터와 상기 수신데이터의 중앙에 포지티브 에지가 동기되는 수신데이터클럭을 시스템으로 출력하고 상기 수신데이터가 출력되는 가를 나타내는 제3LED신호를 출력하되, 상기 링크 접속되지 않으면 상기 로직제어부로부터 입력되는 비활성 상태의 상기 제1LED신호에 의해 상기 제3LED신호를 비활성 상태로 출력하는 디코더와, 상기 시스템으로부터 비영복귀 코드 상태의 송신데이터와 송신데이터 인에디블신호가 입력되어 상기 송신데이터를 중앙이 클럭발생기로부터 입력되는 내부 클럭의 포지티브 에지에 일치되도록 맨체스터 코드 상태로 엔코딩하여 전송하고 상기 엔코딩된 데이터가 출력되는가를 나타내는 제4LED신호를 전송하되, 상기 링크 접속되지 않으면 상기 로직제어부로부터 입력되는 비활성 상태의 상기 제1LED신호에 의해 상기 제4LED신호를 비활성 상태로 출력하는 엔코더와, 상기 로직제어부의 출력에 의해 구동되어 엔코더로부터 입력되는 엔코딩된 전송 신호를 변환하여 시스템의 송신을 하기 위한 4가지 데이터의 구동신호를 출력하는 프리-엠퍼 시스부를 포함하는 송수신 구동장치.A clock generator that is driven by an external clock input when the clock selection signal is enabled and outputs an internal clock; and a controller that controls transmission / reception signals in synchronization with an internal clock output from the clock generator, And outputs a first LED signal which is in an inactive state so as to be in an idle state when the first LED signal is not present, and a second LED signal And outputs the second LED signal in an inactive state according to the inactive first LED signal inputted from the logic control unit when the link is not connected; and a SmartSquartz outputting from the SmartSquartz Data is converted into an non-return code And outputs a third LED signal indicating whether the received data is output, and outputs a third LED signal indicating whether the received data is output, to the system if the received data is inactive A second decoder for outputting the third LED signal in an inactive state by the first LED signal of the first LED signal of the non- And a fourth LED signal indicating whether the encoded data is output, and transmits the fourth LED signal indicating whether the encoded data is output, if the link is not connected, the first LED, which is input from the logic controller, Lt; RTI ID = 0.0 > D signal, which is driven by the output of the logic control unit and converts the encoded transmission signal inputted from the encoder, to output drive signals of four data for transmission of the system, Receiving unit.
제1항에 있어서, 상기 클럭발생기는, 상기 클럭선택신호와 외부 클럭이 입력되는 낸드게이트와, 상기 클럭선택신호를 반전시키는 인버터와, 상기 클럭선택신호와 인버터의 출력이 각각의 게이트에 인기되며 외부 클럭과 낸드게이트의 출력단에 연결되게 상기 낸드게이트에 병렬 접속된 전송게이트와, 상기 낸드게이트의 출력신호를 반전시켜 내부 클럭을 출력하는 인버터로 이루어진 송수신 구동장치.The method of claim 1, wherein the clock generator comprises: a NAND gate receiving the clock selection signal and an external clock; an inverter inverting the clock selection signal; and an output of the clock selection signal and the inverter being popular at respective gates A transfer gate connected in parallel to the NAND gate to be connected to an output terminal of the external clock and the NAND gate; and an inverter for inverting an output signal of the NAND gate and outputting an internal clock.
제1항에 있어서, 상기 디코더는, 상기 로직제어부로부터 링크 접속시 입력되는 활성 상태의 제1LED신호와 인에이블 상태의 클럭선택신호 입력시 전원전압을 출력하는 구동부와, 상기 스마트 스퀄츠로부터 기준신호로 입력되는 맨체스터 코드 상태의 유효 데이터와 이전 주파수를 갖고 입력되는 신호의 주파수가 일치되면 상기 수신데이터클럭을 출력하고 일치되지 않으면 상기 주파수 차이를 갖는 전류신호를 출력하는 위상검출기와, 상기 수신데이터클럭이 클럭단으로 입력되고 상기 스마트 스퀄츠에서 출력되는 상기 유효 데이터가 데이터단으로 입력되어 중앙이 수신데이터 클럭의 포지티브 에지에 동기되는 수신데이터를 출력하는 플립플롭과, 상기 위상검출기로부터 출력되는 상기 주파수 차이를 갖는 전류신호를 전압신호로 변환하는 차지 펌프와, 상기 차지 펌프에서 변환된 전압신호의 노이즈를 제거하는 저역통과 필터와, 상기 구동부로부터 전원 전압 인가시 전압신호를 주파수를갖는 신호로 바꾸어 출력하는 전압제어발진기와, 상기 전압제어발진기에서 출력되는 신호의 주파수를 분주하여 위상 검출기로 출력하는 분주기를 포함하는 송수신 구동장치.The apparatus as claimed in claim 1, wherein the decoder comprises: a driver for outputting a first LED signal in an active state input during link connection from the logic controller and a power supply voltage in a clock selection signal in an enabled state; A phase detector for outputting the received data clock when the valid data of the Manchester code state and the frequency of a signal inputted with the previous frequency coincide with each other and outputting a current signal having the frequency difference if not, A flip-flop which receives the valid data input from the clock stage and outputs the valid data output from the SmartSquartz and outputs received data whose center is synchronized with the positive edge of the received data clock; A charge pump for converting a current signal having a difference to a voltage signal A voltage controlled oscillator for outputting a voltage signal having a frequency when the power supply voltage is applied from the driving unit and outputting the converted voltage signal; And a frequency divider for dividing the frequency of the signal and outputting it to the phase detector.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.