KR970068635A - 비디오 움직임 추정장치 - Google Patents

비디오 움직임 추정장치 Download PDF

Info

Publication number
KR970068635A
KR970068635A KR1019960008506A KR19960008506A KR970068635A KR 970068635 A KR970068635 A KR 970068635A KR 1019960008506 A KR1019960008506 A KR 1019960008506A KR 19960008506 A KR19960008506 A KR 19960008506A KR 970068635 A KR970068635 A KR 970068635A
Authority
KR
South Korea
Prior art keywords
motion estimation
column
search range
subtracting
estimation apparatus
Prior art date
Application number
KR1019960008506A
Other languages
English (en)
Other versions
KR100223052B1 (ko
Inventor
윤종성
장순화
권순홍
Original Assignee
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이준, 한국전기통신공사 filed Critical 이준
Priority to KR1019960008506A priority Critical patent/KR100223052B1/ko
Publication of KR970068635A publication Critical patent/KR970068635A/ko
Application granted granted Critical
Publication of KR100223052B1 publication Critical patent/KR100223052B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
    • H04N19/139—Analysis of motion vectors, e.g. their magnitude, direction, variance or reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/196—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Analysis (AREA)

Abstract

본 발명은 비디오 부호기 움직임 추정장치에 관한 것으로서, 움직임 추정장치의 PE열에서의 PE 수를 기준블럭의 크기에 상관 없이 탐색범위의 수와 동일하게 하고, 기준블럭 버퍼 및 탐색영역 블럭 버퍼로 부터 연산기열에 공급되는 데이타를 한 싸이클에 각각 하나의 데이타로도 가능하도록 함으로써, 버퍼 메모리의 구조 및 버퍼 제어 회로를 간단하게 하고, 연산기열이 버퍼로 부터 동일한 데이타를 요구하지 않도록 기준블럭 및 탐색영역 블럭 데이타를 효율적으로 이용함으로써 움직임 추정 처리 사이클 수를 최소화하여 하드웨어의 복잡도 및 제품의 동작 특성이 향상된다.

Description

비디오 움직임 추정장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 7 도는 본 발명에 따른 움직임 추정장치용 연산기의 블럭도.

Claims (2)

  1. 연산기열을 구비하는 비디오 부호기 움직임 추정장치에 있어서, 상기 연산기열을 구성하는 전체 수가 후보블럭의 수와 동일한 수인 연산기들이 수직 및 수평 방향으로 탐색범위 만큼 매트릭스 배열되어 있는 비디오 움직임 추정장치.
  2. 비디오 부호기 움직임 추정장치에 있어서, 전체 수가 후보블럭의 수와 동일한 수인 연산기들이 수직 및 수평 방향으로 탐색범위 만큼 매트릭스 배열되어 있는 연산기열들과, 상기 연산기열들 각각의 말단에 연결되되, 수평방향의 탐색영역에서 탐색범위를 뺀값이나 수평방향의 기준블럭 크기에다 1를 뺀 수와 동일한 숫자를 구비하고 마지막 연산기열에는 구비되지 않는 래치들과, 상기 연산기열의 말단 래치의 출력값과 각열의 말단 연산기의 출력값이 입력되되 마지막 연산기열에는 구비되지 않는 멀티플랙서들과, 상기 마지막 연산기열의 마지막 연산기와 연결되어 최소의 MAD값을 갖는 블럭을 선정하여 그 블럭의 변위벡터를 출력하는 최적치 선택기를 구비하는 비디오 움직임 추정장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960008506A 1996-03-27 1996-03-27 비디오 움직임 추정장치 KR100223052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960008506A KR100223052B1 (ko) 1996-03-27 1996-03-27 비디오 움직임 추정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960008506A KR100223052B1 (ko) 1996-03-27 1996-03-27 비디오 움직임 추정장치

Publications (2)

Publication Number Publication Date
KR970068635A true KR970068635A (ko) 1997-10-13
KR100223052B1 KR100223052B1 (ko) 1999-10-15

Family

ID=19454074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008506A KR100223052B1 (ko) 1996-03-27 1996-03-27 비디오 움직임 추정장치

Country Status (1)

Country Link
KR (1) KR100223052B1 (ko)

Also Published As

Publication number Publication date
KR100223052B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR890013558A (ko) 디지탈 신호처리 장치와 그방법
KR880011681A (ko) 메모리연결형 파면어레이 프로세서
MY138193A (en) A data processing apparatus and method for moving data between registers and memory
KR100503094B1 (ko) 넓은 메모리 밴드위스를 갖는 디지털 신호 처리 장치 및그 메모리 맵핑 방법
KR920022117A (ko) 메모리 억세스 장치
KR940023247A (ko) 압축 비디오 신호용 모션 벡터 처리 장치
KR960002053A (ko) 디코더에 있어서 어드레스 보정 회로
KR950035436A (ko) 모션 벡터 검출 장치 및 방법
KR970014366A (ko) 프로세서 및 데이타처리장치
KR940010831A (ko) 실시간 움직임 추정장치 및 그 방법
US5598361A (en) Discrete cosine transform processor
KR970068635A (ko) 비디오 움직임 추정장치
KR960036682A (ko) 에지를 이용한 특징점 선정장치
KR870008262A (ko) 라스터동작 실행을 위한 영상변환회로
US5946405A (en) Block-matching motion estimation apparatus under use of linear systolic array architecture
KR950005061A (ko) 화상처리용 메모리 집적회로
JP3041658B2 (ja) 高並列動き補償演算器
KR970057953A (ko) 양방향 병렬 파이프라인 구조에 근거한 탐색 이동 예측처리기
KR970068711A (ko) 비디오 반화소 단위 움직임 추정장치
JP2941192B2 (ja) 線形変換を利用した画像処理用並列記憶装置
JPH07234863A (ja) ２次元直交変換装置
Sánchez et al. An efficient architecture for the in-place fast cosine transform
Lin et al. A modular and flexible architecture for real-time image template matching
KR100647009B1 (ko) 비디오 부호화기의 계층적 움직임 탐색을 위한 공유시스톨릭 어레이 장치
JP2022543332A (ja) データ処理

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee