KR970068510A - Video signal processing circuit - Google Patents

Video signal processing circuit Download PDF

Info

Publication number
KR970068510A
KR970068510A KR1019960006797A KR19960006797A KR970068510A KR 970068510 A KR970068510 A KR 970068510A KR 1019960006797 A KR1019960006797 A KR 1019960006797A KR 19960006797 A KR19960006797 A KR 19960006797A KR 970068510 A KR970068510 A KR 970068510A
Authority
KR
South Korea
Prior art keywords
video signal
signal
gain
unit
control unit
Prior art date
Application number
KR1019960006797A
Other languages
Korean (ko)
Other versions
KR100189744B1 (en
Inventor
도태영
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960006797A priority Critical patent/KR100189744B1/en
Publication of KR970068510A publication Critical patent/KR970068510A/en
Application granted granted Critical
Publication of KR100189744B1 publication Critical patent/KR100189744B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/68Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
    • H04N9/69Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits for modifying the colour signals by gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 영상신호 처리회로에 관한 것으로서, CCD로 부터의 입력되는 영상신호를 샘플링 및 홀딩하여 상기 영상신호에 포함되어 있는 화소 정보를 평활한 영상신호 파형으로 변환하는 샘플-홀드부와, 상기 샘플-홀드부로 부터 출력되는 샘플-홀드된 영상신호의 이득을 조절하여 영상의 밝기를 최적화된 상태로 자동 조정하는 자동이득 조절부와, 상기 CCD의 계조 특성을 보정하여 자동이득조절부로 부터 입력되는 이득이 자동 조절된 영상신호가 선형 특성을 갖도록 하는 감마보정부와, 상기 감마보정부에서 출력되는 영상신호에 역광이 있을 때 인에이블되어 상기 영상 신호를 -6dB 증록하여 이득을 1/2로 감소하는 필터부와, 상기 필터부에서 출력되는 신호에 귀선시간 구간의 부여와 안전한 클램핑을 위한 블랭크 구간과 상기 신호가 주사될 때 동기를 맞추기 위한 동기 구간을 발생시키는 싱크-블랭크부와, 상기 싱크-블랭크부에서 출력되는 신호를 외부 단자와 인피던스 정합되도록 이득을 2배 증가시켜 영상신호를 출력하는 영상처리부를 포함한다. 따라서, 역광신호 처리시 영상신호의 이득을 감소시켜 역광신호의 화이트 레벨에 의한 피사체 신호의 상대적 열화를 방지하여 원하는 피사체 신호를 선명하게 복원할 수 있다.The present invention relates to a video signal processing circuit, comprising a sample-and-hold unit for sampling and holding an input video signal from a CCD and converting pixel information contained in the video signal into a smooth video signal waveform, An automatic gain control unit for adjusting the gain of a sample-held video signal output from the hold unit to automatically adjust the brightness of the image to an optimized state; and a gain control unit for correcting gradation characteristics of the CCD, A gamma correcting unit for making the automatically adjusted video signal have a linear characteristic and a gain control unit for enabling the video signal output from the gamma correction unit when the backlight is applied to the video signal, A filter section, a feedback section for giving a signal output from the filter section, a blank section for secure clamping, and a synchronization section when the signal is scanned And a video processor for outputting a video signal by doubling the gain so that the signal output from the sync-blank unit is impedance-matched with an external terminal. Therefore, it is possible to reduce the gain of the video signal in the backlight signal processing, thereby preventing the relative deterioration of the subject signal due to the white level of the backlight signal, and thus to restore the desired subject signal clearly.

Description

영상신호 처리회로Video signal processing circuit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제2도는 본 발명에 따른 영상신호 처리회로, 제3도는 제2도의 필터부의 구체회로.Fig. 2 is a circuit diagram of a video signal processing circuit according to the present invention; Fig. 3 is a specific circuit of the filter section of Fig. 2; Fig.

Claims (2)

CCD로 부터의 입력되는 영상신호를 샘플링 및 홀딩하여 상기 영상신호에 포함되어 있는 화소 정보를 평활한 영상신호 파형으로 변환하는 샘플-홀드부와, 상기 샘플-홀드부로 부터 출력되는 샘플-홀드된 영상신호의 이득을 조절하여 영상의 밝기를 최적화된 상태로 자동 조정하는 자동이득 조절부와, 상기 CCD의 계조 특성을 보정하여 자동이득조절부로 부터 입력되는 이득이 자동 조절된 영상신호가 선형 특성을 갖도록 하는 감마보정부와, 상기 감마보정부에서 출력되는 영상신호에 역광이 있을 때 인에이블되어 상기 영상 신호를 -6dB증폭하여 이득을 1/2로 감소하는 필터부와, 상기 필터부에서 출력되는 신호에 귀선시간 구간의 부여와 안전한 클램핑을 위한 블랭크 구간과 상기 신호가 주사될 때 동기를 맞추기 위한 동기 구간을 발생시키는 싱크-블랭크부와, 상기 싱크-블랭크부에서 출력되는 신호를 외부 단자와 인피던스 정합되도록 이득을 2배 증가시켜 영상신호를 출력하는 영상처리부를 포함하는 영상 신호 처리 회로.A sample-and-hold unit for sampling and holding an input video signal from the CCD to convert pixel information included in the video signal into a smooth video signal waveform, and a sample-and- An automatic gain control unit for adjusting the gain of the signal to automatically adjust the brightness of the image to an optimized state; and a gain control unit for adjusting the grayscale characteristic of the CCD so that the gain-controlled video signal input from the automatic gain control unit has a linear characteristic A filter unit for amplifying the image signal by -6 dB to reduce the gain to 1/2 when the image signal output from the gamma correction unit is backlighted, A blanking interval for secure clamping and a synchronizing interval for synchronizing when the signal is scanned, Portion, and the sink-video signal processing circuit including an image processor for outputting an image signal by the gain so that the impedance matching with an external terminal a signal outputted from the blank portion doubled. 제1항에 있어서, 상기 필터부는, 상기 감마보정부에서 출력되는 영상신호에 역광이 있을때 인에이블되어 상기 영상신호를 -6bB증폭하여 이득을 1/2로 감소하는 필터부와, 상기 감마보정부에서 출력되는 영상신호를 -6dB증폭수단과, 상기 감마보정부에서 출력되는 영상신호에 역광이 있을때와 없을때에 서로 다른 상태의 인에이블 신호에 따라 서로 위상이 다른 제1및 제2스위칭 신호를 출력하는 스위칭수단과, 상기 제1스위칭신호에 의해 제1통로가 선택되어 상기 증폭수단에서 -6dB증폭된 영상신호를 출력하며 제2스위칭신호에 의해 제2통로가 선택되어 상기 감마조정부에서 출력되는 영상신호를 증폭하지 않고 출력하는 출력수단으로 이루어진 영상신호 처리회로.The apparatus of claim 1, wherein the filter unit comprises: a filter unit enabled when the video signal output from the gamma correction unit is enabled to amplify the video signal by -6bB to reduce the gain to 1/2; The first and second switching signals having different phases from each other according to different enable signals when there is no backlight in the video signal output from the gamma correction unit, A first switching signal for selecting a first path and outputting a video signal amplified by -6 dB in the amplifying means, a second path being selected by a second switching signal, and being output from the gamma adjusting unit And output means for outputting the video signal without amplifying the video signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960006797A 1996-03-14 1996-03-14 Image signal processing circuit KR100189744B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960006797A KR100189744B1 (en) 1996-03-14 1996-03-14 Image signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960006797A KR100189744B1 (en) 1996-03-14 1996-03-14 Image signal processing circuit

Publications (2)

Publication Number Publication Date
KR970068510A true KR970068510A (en) 1997-10-13
KR100189744B1 KR100189744B1 (en) 1999-06-01

Family

ID=19453063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006797A KR100189744B1 (en) 1996-03-14 1996-03-14 Image signal processing circuit

Country Status (1)

Country Link
KR (1) KR100189744B1 (en)

Also Published As

Publication number Publication date
KR100189744B1 (en) 1999-06-01

Similar Documents

Publication Publication Date Title
KR920009077B1 (en) Non-linear dynamic coring circuit for video signals
KR920017497A (en) Signal processing system
US5018012A (en) Video signal stretcher
KR970068510A (en) Video signal processing circuit
JP3064703B2 (en) Sample hold circuit
KR960043753A (en) The image correction device
JPH05316338A (en) Sample-and-hold circuit
KR20040018982A (en) Image signal processing apparatus
KR930015667A (en) Contour Compensator
JP2919722B2 (en) CCD signal processing circuit
KR900006720Y1 (en) Vignetting compensating circuit for video camera
KR100213192B1 (en) Video amplifier
JPH04196688A (en) Video signal processing circuit
KR19980067262U (en) Multilevel Backlight Compensation Video Processor
KR100421838B1 (en) Apparatus for cancelling ghost
JPH04227187A (en) Image pickup device
KR100197610B1 (en) Gamma correction apparatus
KR920001802Y1 (en) Video-camera screen improvement circuit using color compensation
JPS62185458A (en) Image sensor reader
JPH0759049B2 (en) Video equipment
KR930020387A (en) V Automatic Twin Switching Input System
JPS59193619A (en) Picture processing circuit
EP0844790A3 (en) Circuit for controlling the picture tube in a television receiver
KR920005603A (en) TV's automatic image control circuit
KR950026204A (en) Image Compensation Device for Character Broadcasting of TV Receiver

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee