KR970060462A - Semiconductor device and manufacturing method thereof and tape carrier for semiconductor device - Google Patents

Semiconductor device and manufacturing method thereof and tape carrier for semiconductor device Download PDF

Info

Publication number
KR970060462A
KR970060462A KR1019970000967A KR19970000967A KR970060462A KR 970060462 A KR970060462 A KR 970060462A KR 1019970000967 A KR1019970000967 A KR 1019970000967A KR 19970000967 A KR19970000967 A KR 19970000967A KR 970060462 A KR970060462 A KR 970060462A
Authority
KR
South Korea
Prior art keywords
lead
leads
resin tape
metal plate
semiconductor device
Prior art date
Application number
KR1019970000967A
Other languages
Korean (ko)
Other versions
KR100241199B1 (en
Inventor
겐지 이토
도시오 스도
Original Assignee
니시무로 타이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시키가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR970060462A publication Critical patent/KR970060462A/en
Application granted granted Critical
Publication of KR100241199B1 publication Critical patent/KR100241199B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 패키지비용을 크게 상승시키는 일없이 전기특성을 유지하고 개선하여 탑재한 LSI의 고속동작이 가능한 테이프캐리어패키지(TCP)를 제공한다. 리드(6)로서의 도체층을 1층 갖춘 테이프캐리어(9)의 상하의 적어도 한쪽에 금속판(1)을 병치(倂置)하고, 이 테이프캐리어의 내부리드(7)와 외부리드(8)에 각각 이 금속판을 범프접속한다. 금속판과 테이프캐리어의 리드와의 접속을 금범프 또는 땜납범프 등을 이용한 범프접속으로 행하는 경우는, 금속판이 수지테이프(2)의 폭보다 넓기 때문에, 리드의 임피던스 감소를 종래보다 긴 거리에서 실시할 수 있다.The present invention provides a tape carrier package (TCP) capable of high-speed operation of an LSI equipped with maintaining and improving electrical characteristics without significantly increasing package cost. The metal plate 1 is juxtaposed on at least one of the upper and lower sides of the tape carrier 9 having one conductor layer as the lead 6, and the inner lead 7 and the outer lead 8 of the tape carrier are respectively placed. Bump-connect this metal plate. When connecting the metal plate to the lead of the tape carrier by bump connection using gold bumps or solder bumps, since the metal plate is wider than the width of the resin tape 2, the impedance of the lead can be reduced at a longer distance than before. Can be.

Description

반도체장치와 그 제조방법 및 반도체장치용 테이프캐리어Semiconductor device and manufacturing method thereof and tape carrier for semiconductor device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 제1발명의 실시형태에 따른 TPC의 평면도.1 is a plan view of a TPC according to an embodiment of the first invention of the present invention.

Claims (18)

반도체 소자(10)와, 상기 반도체소자에 형성된 접속전극에 돌기형상의 범프전극을 매개로 접속되는 내부리드(7), 외부리드(8) 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드(6), 상기 중간리를 지지하는 수지테이프(2) 및, 상기 고수의 리드중 전원리드로부터 선택된 소정의 리드가 적어도 2개의 돌기형상의 범프전극(62,63)을 매개로 상기 내부리드 및 상기 외부리드에 접속된 금속판(1)을 구비하고, 상기 금속판이 상기 수지테이프, 상기 중간리드, 상기 내부리드의 일부 및 상기 외부리드의 일부와 대향하여 배치되어 있는 것을 특징으로 하는 반도체장치.The inner lead 7, the outer lead 8 connected to the semiconductor element 10 and the connection electrode formed on the semiconductor element via a bump-shaped bump electrode, and an intermediate portion continuously present between the inner lead and the outer lead. A plurality of leads 6 composed of leads, a resin tape 2 supporting the intermediate ribs, and a predetermined lead selected from the power supply leads among the plurality of leads lead at least two bump-shaped bump electrodes 62 and 63. And a metal plate 1 connected to the inner lead and the outer lead, wherein the metal plate is disposed to face the resin tape, the intermediate lead, a portion of the inner lead, and a portion of the outer lead. A semiconductor device. 반도체 소자(10)와, 상기 반도체소자에 형성된 접속전극에 돌기형상의 범프전극을 매개로 접속되는 내부리드(7), 외부리드(8) 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드(6), 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드가 중간리드에 형성된 광폭부(18,19), 상기 복수의 리드의 중간리드 및 광폭부를 지지하는 수지테이프(2), 상기 수지테이프에 대향하여 설치된 금속판(1) 및, 상기 수지테이프의 양측단 근방에 있어서 상기 수지테이프를 관통하여 상기 금속판과 상기 광폭부를 접속하는 금속기둥(17)을 구비하고 있는 것을 특징으로 하는 반도체장치.The inner lead 7, the outer lead 8 connected to the semiconductor element 10 and the connection electrode formed on the semiconductor element via a bump-shaped bump electrode, and an intermediate portion continuously present between the inner lead and the outer lead. A plurality of leads 6 composed of leads, wide portions 18 and 19 having predetermined leads selected from the power leads among the plurality of leads formed in the intermediate leads, and resin tapes for supporting the intermediate leads and the wide portions of the plurality of leads ( 2) a metal plate 1 provided to face the resin tape and a metal column 17 for connecting the metal plate and the wide part through the resin tape in the vicinity of both side ends of the resin tape. A semiconductor device. 제1항에 있어서, 상기 금속판은 복수의 금속판으로 이루어지고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the metal plate is made of a plurality of metal plates, and these metal plates are connected to the power supply leads of different potentials, respectively. 제2항에 있어서, 상기 금속판은 복수의 금속판으로 이루어지고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 2, wherein the metal plate is made of a plurality of metal plates, and these metal plates are connected to the power supply leads of different potentials, respectively. 제3항에 있어서, 상기 복수의 금속판은 동일 평면상에 배치되어 있는 것을 특징으로 하는 반도체장치.4. The semiconductor device according to claim 3, wherein the plurality of metal plates are arranged on the same plane. 제4항에 있어서, 상기 복수의 금속판은 동일 평면상에 배치되어 있는 것을 특징으로 하는 반도체장치The semiconductor device according to claim 4, wherein the plurality of metal plates are arranged on the same plane. 제3항에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되어 이루어진 것을 특징으로 하는 반도체장치.4. The semiconductor device according to claim 3, wherein one of the plurality of metal plates is disposed on the lower surface side of the resin tape, and the other is disposed above the plurality of leads. 제4항에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되어 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 4, wherein one of the plurality of metal plates is disposed on the lower surface side of the resin tape, and the other is disposed above the plurality of leads. 제3항에 있어서, 상기 복수의 금속판은 상기 수지테이프의 아래면측 또는 상기 복수의 리드의 위쪽중 어느 측에 유전체(20)을 매개로 겹쳐서 배치되고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.4. The plurality of metal plates of claim 3, wherein the plurality of metal plates are disposed on either side of the bottom surface of the resin tape or on the upper side of the plurality of leads via the dielectric 20, and these metal plates are respectively disposed on the power supply leads of different potentials. A semiconductor device, which is connected. 제4항에 있어서, 상기 복수의 금속판은 상기 수지테이프의 아래면측 또는 상기 복수의 리드의 위쪽중 어느 측에 유전체(20)를 매개로 겹쳐서 배치되고, 이들 금속판은 각각 다른 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.The metal plates of claim 4, wherein the plurality of metal plates are disposed on either side of the bottom surface of the resin tape or on an upper side of the plurality of leads through the dielectric 20, and the metal plates are respectively connected to the power leads of different potentials. A semiconductor device, which is connected. 제1항에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른 1개는 상기 복수의 리드의 위쪽에 배치되며, 이들 금속판은 같은 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.2. The metal plate according to claim 1, wherein one of the plurality of metal plates is disposed on the lower surface side of the resin tape, and the other is disposed above the plurality of leads, and these metal plates are connected to the power supply leads of the same potential. There is a semiconductor device. 제2항에 있어서, 상기 복수의 금속판중 1개는 상기 수지테이프의 아래면측에 배치되고, 다른1개는 상기 보수의 리드의 위쪽에 배치되며, 이들 금속판은 같은 전위의 상기 전원리드에 접속되어 있는 것을 특징으로 하는 반도체장치.3. The metal plate according to claim 2, wherein one of the plurality of metal plates is disposed on the lower surface side of the resin tape, and the other one is disposed above the lead of the repair, and these metal plates are connected to the power lead of the same potential. There is a semiconductor device. 제1항에 있어서, 상기 금속판은 상기 반도체소자와 접촉하고 있을 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein said metal plate is in contact with said semiconductor element. 제2항에 있어서, 상기 금속판은 상기 반도체소자와 접촉하고 있을 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 2, wherein the metal plate is in contact with the semiconductor element. 금속판에 돌기형상의 범프전극을 형성하는 공정과, 내부리드, 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하고 수지테이프에 지지된 중간리드로 구성된 복수의 리드의 상기 내부리드의 선단을 반도체소자의 접속전극에 돌기형상의 범프전극을 매개로 접속하는 공정, 상기 금속판의 돌기형상의 범프전극을 상기 수지테이프의 양측단 근방에 있어서 상기 내부리드 및 상기 외부리드에 각각 접합하는 공정 및, 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드의 상기 내부리드와 상기 외부리드를 접속하는 공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.A process of forming a bump-shaped bump electrode on a metal plate, and a tip of the inner lead of the plurality of leads consisting of an inner lead, an outer lead, and an intermediate lead continuously present between the inner lead and the outer lead and supported by a resin tape. Connecting the bump-shaped bump electrodes to the connection electrodes of the semiconductor device via the bump-shaped bump electrodes; bonding the bump-shaped bump electrodes of the metal plate to the inner lead and the outer lead in the vicinity of both ends of the resin tape; And a step of connecting the inner lead and the outer lead of a predetermined lead selected from the power leads among the plurality of leads. 내부리드, 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하고 중간리드로 구성된 복수의 리드와, 이 복수의 리드중 전원리드로부터 선택된 소정의 리드에 광폭부를 형성하고, 또한 상기 복수의 리드의 중간리드 및 상기 광폭부를 수지테이프로 지지한 테이프캐리어를 준비하는 공정과, 상기 테이프캐리어의 각 리드의 내부리드 선단을 반도체소자의 접속전극의 돌기형상의 범프전극을 매개로 접속하는 공정, 상기 금속판을 상기 수지테이프에 접촉시키고, 이 접촉상태를 보지하는 공정, 상기 금속판, 상기 수지테이프 및 상기 소정의 리드의 광폭부에 금속기둥을 관통시키는 공정 및, 상기 금속기둥을 눌러 찌그려뜨려서 상기 금속판과 상기 소정의 리드를 전기적으로 접속하는 공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.A wide portion is formed in the inner lead, the outer lead, and a plurality of leads continuously formed between the inner lead and the outer lead and composed of intermediate leads, and predetermined leads selected from power leads among the plurality of leads, and the plurality of leads Preparing a tape carrier supporting the intermediate lead and the wide portion of the tape with a resin tape; connecting the inner lead end of each lead of the tape carrier to the bump-shaped bump electrode of the connection electrode of the semiconductor device; A step of bringing the metal plate into contact with the resin tape and holding the contact state; a step of penetrating the metal column through the wide portions of the metal plate, the resin tape, and the predetermined lead; and pressing the metal column to crush the metal plate. And electrically connecting the predetermined lead to each other. Method. 중심영역에 반도체 소자용 개구부를 갖추고, 주변부에 외부리드용 개구부를 갖춘 수지테이프와, 상기 개구부 사이의 수지테이프에 지지되고, 상기 반도체소자용 개구부의 내측에 선단부가 돌출되어 있는 내부리드와 연속적으로 이어지는 중간리드 및 이 중간리드와 연속적으로 이어지면서 내부리드용 개구부의 내측에 선단부가 돌출되는 외부리드로 구성된 복수의 리드 및, 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드가 적어도 2개의 돌기형의 펌프전극을 매개로 상기 내부리드 및 상기 외부리드에 접속된 금속판을 구비하고, 상기 금속판이 상기 수지테이프, 상기 중간리드, 상기 내부리드의 일부 및 상기 외부리드의 일부와 대향하도록 배치하고 있는 것을 특징으로 하는 반도체장치용 테이프캐리어.A resin tape having an opening for a semiconductor element in a central region, an opening for an outer lead at a periphery thereof, and an inner lead supported by a resin tape between the openings and having a protruding end portion inside the opening for the semiconductor element. A plurality of leads consisting of a continuous lead leading to the lead and an outer lead protruding from the inside of the opening for the inner lead and a predetermined lead selected from the power lead among the plurality of leads; A metal plate connected to the inner lead and the outer lead via a pump electrode, wherein the metal plate is disposed so as to face the resin tape, the intermediate lead, a portion of the inner lead and a portion of the outer lead. A tape carrier for semiconductor devices. 중심영역에 반도체 소자용 개구부를 갖추고, 주변부에 외부리드용 개구부를 갖춘 수지테이프와, 상기 반도체소자에 형성된 접속전극에 돌기형상의 범프전극을 매개로 접속되는 내부리드, 외부리드 및 이 내부리드와 외부리드 사이에 연속적으로 존재하는 중간리드로 구성된 복수의 리드, 상기 복수의 리드중 전원리드로부터 선택된 소정의 리드의 중간리드부에 형성된 광폭부, 상기 수지테이프에 대향하여 설치된 금속판 및, 상기 수지 테이프의 양측단 근방에 있어서 상기 수지테이프를 관통하여 상기 금속판과 상기 광폭부를 접속하는 금속기둥을 구비하고 있는 것을 특징으로 하는 반도체장치용 테이프캐리어.A resin tape having an opening for a semiconductor element in a central region and an opening for an outer lead at a periphery thereof, an inner lead, an outer lead, and an inner lead connected to a connecting electrode formed in the semiconductor element via a bump-shaped bump electrode; A plurality of leads composed of intermediate leads continuously present between outer leads, a wide portion formed in an intermediate lead portion of a predetermined lead selected from power leads among the plurality of leads, a metal plate provided to face the resin tape, and the resin tape And a metal pillar penetrating the resin tape to connect the metal plate and the wide portion in the vicinity of both side ends of the semiconductor tape. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019970000967A 1996-01-15 1997-01-15 Semiconductor device, method of the same, and tape carrier package for the same KR100241199B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-021899 1996-01-15
JP8021899A JPH09199534A (en) 1996-01-15 1996-01-15 Semiconductor device and manufacture thereof, tape carrier for semiconductor device

Publications (2)

Publication Number Publication Date
KR970060462A true KR970060462A (en) 1997-08-12
KR100241199B1 KR100241199B1 (en) 2000-02-01

Family

ID=12067962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000967A KR100241199B1 (en) 1996-01-15 1997-01-15 Semiconductor device, method of the same, and tape carrier package for the same

Country Status (3)

Country Link
JP (1) JPH09199534A (en)
KR (1) KR100241199B1 (en)
TW (1) TW335523B (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302543A (en) * 1987-06-02 1988-12-09 Seiko Epson Corp Semiconductor device
JP3028875B2 (en) * 1992-01-18 2000-04-04 ソニー株式会社 Lead frame manufacturing method

Also Published As

Publication number Publication date
KR100241199B1 (en) 2000-02-01
TW335523B (en) 1998-07-01
JPH09199534A (en) 1997-07-31

Similar Documents

Publication Publication Date Title
KR970067801A (en) Semiconductor device and manufacturing method thereof
KR940022755A (en) Semiconductor device and manufacturing method thereof and lead frame for semiconductor device
HK89096A (en) Electrical contact bump and a package provided with the same
KR960028730A (en) Semiconductor device and mounting method
KR900005587A (en) Semiconductor device and manufacturing method
KR920010853A (en) Resin-sealed semiconductor device
JPH08195329A (en) Thin film chip capacitor in integrated circuit and its preparation
KR910007096A (en) Method of connecting TAB tape and semiconductor chip and bump sheet and bumped TAB tape used therein
JPH038352A (en) Semiconductor device
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
US5231305A (en) Ceramic bonding bridge
EP1041618A4 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
KR970060462A (en) Semiconductor device and manufacturing method thereof and tape carrier for semiconductor device
KR950002543A (en) Electronic circuit devices
JP3174238B2 (en) Semiconductor device and method of manufacturing the same
US20030234444A1 (en) Lead frame
JP2504187B2 (en) Lead frame
JPH09199374A (en) Thin film capacitor, package for semiconductor device mounted the capacitor, and the semiconductor device
KR920017219A (en) Semiconductor device and manufacturing method of semiconductor device and tape carrier
KR100507131B1 (en) Method of manufacturing MCM ball grid array package
JPH0684999A (en) Semiconductor device
JPH03191541A (en) Lead frame
JP2699557B2 (en) Manufacturing method of TAB type semiconductor device
KR930009028A (en) Semiconductor package using interconnect lead and manufacturing method thereof
JPS6376339A (en) Mounting of semiconductor chip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee