KR970056769A - Reading circuit of image scanner and its method - Google Patents

Reading circuit of image scanner and its method Download PDF

Info

Publication number
KR970056769A
KR970056769A KR1019950047105A KR19950047105A KR970056769A KR 970056769 A KR970056769 A KR 970056769A KR 1019950047105 A KR1019950047105 A KR 1019950047105A KR 19950047105 A KR19950047105 A KR 19950047105A KR 970056769 A KR970056769 A KR 970056769A
Authority
KR
South Korea
Prior art keywords
dummy
signal
generating
position register
post
Prior art date
Application number
KR1019950047105A
Other languages
Korean (ko)
Other versions
KR0164831B1 (en
Inventor
박기웅
김재호
박창대
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950047105A priority Critical patent/KR0164831B1/en
Publication of KR970056769A publication Critical patent/KR970056769A/en
Application granted granted Critical
Publication of KR0164831B1 publication Critical patent/KR0164831B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00795—Reading arrangements
    • H04N1/00798—Circuits or arrangements for the control thereof, e.g. using a programmed control device or according to a measured quantity

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

이미지 스캐너를 이용하여 원고를 독취하는 장치에 관한 것이다.The present invention relates to an apparatus for reading an original using an image scanner.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

이미지 스캐너를 이용하여 원고독취시 얻어진 더미데이터와 유효데이터의 전송구동클럭을 각각 달리 제어함으로써, 원고의 앞뒤 라인의 겹쳐짐을 방지하고 고속영상처리시스템을 구축한다.By controlling the transmission driving clocks of the dummy data and the valid data obtained when the document is read by the image scanner, the overlapping of the front and back lines of the document is prevented and a high speed image processing system is constructed.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

시스템클럭을 발생하는 시스템클럭 발생수단과; 상기 시스템클럭에 동기되어 카운팅클럭신호를 발생하는 카운팅수단과; 상기 더미데이터의 뒷 영역을 저장하는 포스트더미 위치레지스터를 두며, 상기 카운팅클럭신호와 상기 포스트더미 위치레지스터의 출력값을 비교하여 상기 포스트더미 위치레지스터의 출력값이 더 크면 포스트더미신호를 발생하는 수단과; 상기 더미데이터의 앞영역을 저장하는 프리더미 위치레지스터를 두며, 상기 카운팅클럭신호와 상기 프리더미 위치레지스터의 출력값을 비교하여 상기 프리더미 위치레지스터의 출력값이 더 크면 프리더미신호를 발생하는 수단과; 상기 유효데이터 구간을 구별하기 위해 상기 프리더미 위치레지스터와 포스트더미 위치레지스터를 두며, 상기 카운팅클럭신호가 상기 프리더미 위치레지스터의 출력값보다 크고 상기 포스트더미 위치레지스터의 출력값보다 작으면 유효신호를 발생하는 수단과; 상기 한 라인의 마지막을 검출하기 위해 라인종단 레지스터를 두며, 상기 카운팅클럭신호와 상기 라인종단 레지스터의 출력값을 비교하여 같으면 상기 카운팅수단을 클리어시키는 클리어신호를 발생하는 수단과; 상기 시스템클럭에 동기되어 더미주파수와 유효주파수를 발생하고, 상기 프리더미신호 및 상기 포스트더미신호에 셀렉트되어 상기 더미주파수를 출력하고 상기 유효신호에 셀렉트되어 상기 유효주파수를 출력하는 수단으로 해결한다.System clock generating means for generating a system clock; Counting means for generating a counting clock signal in synchronization with the system clock; A post-dummy position register for storing a rear region of the dummy data, and means for generating a post-dummy signal when the output value of the post-dummy position register is larger by comparing the counting clock signal with the output value of the post-dummy position register; Means for generating a predummy position register for storing a front region of the dummy data, and comparing the counting clock signal with the output value of the predummy position register to generate a free dummy signal if the output value of the predummy position register is larger; The pre-dummy position register and the post-dummy position register are provided to distinguish the valid data section. When the counting clock signal is greater than the output value of the pre-dummy position register and smaller than the output value of the post-dummy position register, a valid signal is generated. Means; Means for placing a line termination register to detect the end of said one line, and comparing said counting clock signal with the output value of said line termination register and generating a clear signal for clearing said counting means; A means for generating a dummy frequency and an effective frequency in synchronization with the system clock, selecting the free dummy signal and the post dummy signal to output the dummy frequency, and selecting the valid signal to output the effective frequency.

4. 발명의 중요한 용도4. Important uses of the invention

원고의 고속독취에 이용된다.Used for fast reading of the manuscript.

Description

이미지 스캐너의 독취회로 및 그 방법Reading circuit of image scanner and its method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명에 따른 CCD 이미지 스캐너중 전송부를 나타내는 구성도.3 is a block diagram showing a transmission unit of the CCD image scanner according to the present invention.

제4도는 본 발명에 따른 독취회로의 구성도.4 is a block diagram of a read circuit according to the present invention.

제5도는 본 발명에 따른 CCD 이미지 스캐너에서 스캐닝 동작을 나타내는 도면.5 illustrates a scanning operation in a CCD image scanner according to the present invention.

Claims (4)

이미지 스캐너를 이용하여 원고를 독취하는 장치에서, 원고의 한 라인을 스캐닝하여 얻어진 더미데이터와 유효데이터를 고속으로 처리하는 회로에 있어서: 시스템클럭을 발생하는 시스템클럭 발생수단과; 상기 시스템클럭에 동기되어 카운팅클럭신호를 발생하는 카운팅수단과; 상기 더미데이터의 뒷영역을 저장하는 포스트더미 위치레지스터를 두며, 상기 카운팅클럭신호와 상기 포스트더미 위치레지스터의 출력값을 비교하여 상기 포스트더미 위치레지스터의 출력값이 더 크면 포스트더미신호를 발생하는 수단과; 상기 더미데이터의 앞영역을 저장하는 프리더미 위치레지스터를 두며, 상기 카운팅클럭신호와 상기 프리더미 위치레지스터의 출력값을 비교하여 상기 프리더미 위치레지스터의 출력값이 더 크면 프리더미신호를 발생하는 수단과; 상기 유효데이터 구간을 구별하기 위해 상기 프리더미 위치레지스터와 포스트더미 위치레지스터를 두며, 상기 카운팅클럭신호가 상기 프리더미 위치레지스터의 출력값보다 크고 상기 포스트더미 위치레지스터의 출력값보다 작으면 유효신호를 발생하는 수단과; 상기 한 라인의 마지막을 검출하기 위해 라인종단 레지스터를 두며, 상기 카운팅클럭신호와 상기 라인종단 레지스터의 출력값을 비교하여 같으면 상기 카운팅수단을 클리어시키는 클리어신호를 발생하는 수단과; 상기 시스템클럭에 동기되어 더미주파수와 유효주파수를 발생하고, 상기 프리더미신호 및 상기 포스트더미신호에 셀렉트되어 상기 더미주파수를 출력하고 상기 유효신호레 셀렉트되어 상기 유효주파수를 출력하는 수단으로 이루어짐을 특징으로 하는 회로.An apparatus for reading an original using an image scanner, comprising: a circuit for processing dummy data and valid data at high speed by scanning one line of the original, comprising: system clock generating means for generating a system clock; Counting means for generating a counting clock signal in synchronization with the system clock; A post-dummy position register for storing a back region of the dummy data, and means for generating a post-dummy signal when the output value of the post-dummy position register is greater by comparing the counting clock signal with the output value of the post-dummy position register; Means for generating a predummy position register for storing a front region of the dummy data, and comparing the counting clock signal with the output value of the predummy position register to generate a free dummy signal if the output value of the predummy position register is larger; The pre-dummy position register and the post-dummy position register are provided to distinguish the valid data section. When the counting clock signal is greater than the output value of the pre-dummy position register and smaller than the output value of the post-dummy position register, a valid signal is generated. Means; Means for placing a line termination register to detect the end of said one line, and comparing said counting clock signal with the output value of said line termination register and generating a clear signal for clearing said counting means; And a means for generating a dummy frequency and an effective frequency in synchronization with the system clock, selecting the predummy signal and the post dummy signal to output the dummy frequency, and selecting the valid signal to output the effective frequency. Circuit. 이미지 스캐너를 이용하여 원고를 독취하는 팩시밀리에 있어서, 원고의 한 라인 스캐닝시 얻어진 더미데이터와 유효데이터를 고속으로 처리하는 회로에 있어서: 시스템클럭을 발생하는 시스템클럭 발생수단과; 상기 시스템클럭에 동기되어 카운팅클럭신호를 발생하는 카운팅수단과; 상기 더미데이터의 뒷영역을 저장하는 포스트더미 위치레지스터를 두며, 상기 카운팅클럭신호와 상기 포스트더미 위치레지스터의 출력값을 비교하여 상기 포스트더미 위치레지스터의 출력값이 더 크면 포스트더미신호를 발생하는 수단과; 상기 더미데이터의 앞영역을 저장하는 프리더미 위치레지스터를 두며, 상기 카운팅클럭신호와 상기 프리더미 위치레지스터의 출력값을 비교하여 상기 프리더미 위치레지스터의 출력값이 더 크면 프리더미신호를 발생하는 수단과; 상기 유효데이터 구간을 구별하기 위해 상기 프리더미 위치레지스터와 포스트더미 위치레지스터를 두며, 상기 카운팅클럭신호가 상기 프리더미 위치레지스터의 출력값보다 크고 상기 포스트더미 위치레지스터의 출력값보다 작으면 유효신호를 발생하는 수단과; 상기 한 라인의 마지막을 검출하기 위해 라인종단 레지스터를 두며, 상기 카운팅클럭신호와 상기 라인종단 레지스터의 출력값을 비교하여 같으면 상기 카운팅수단을 클리어시키는 클리어신호를 발생하는 수단과; 상기 시스템클럭에 동기되어 더미주파수와 유효주파수를 발생하고, 상기 프리더미신호 및 상기 포스트더미신호에 셀렉트되어 상기 더미주파수를 출력하고 상기 유효신호에 셀렉트되어 상기 유효주파수를 출력하는 수단으로 이루어짐을 특징으로 하는 회로.A fax for reading an original using an image scanner, comprising: a circuit for processing dummy data and valid data obtained at one line of scanning of a document at high speed, comprising: system clock generating means for generating a system clock; Counting means for generating a counting clock signal in synchronization with the system clock; A post-dummy position register for storing a back region of the dummy data, and means for generating a post-dummy signal when the output value of the post-dummy position register is greater by comparing the counting clock signal with the output value of the post-dummy position register; Means for generating a predummy position register for storing a front region of the dummy data, and comparing the counting clock signal with the output value of the predummy position register to generate a free dummy signal if the output value of the predummy position register is larger; The pre-dummy position register and the post-dummy position register are provided to distinguish the valid data section. When the counting clock signal is greater than the output value of the pre-dummy position register and smaller than the output value of the post-dummy position register, a valid signal is generated. Means; Means for placing a line termination register to detect the end of said one line, and comparing said counting clock signal with the output value of said line termination register and generating a clear signal for clearing said counting means; And a means for generating a dummy frequency and an effective frequency in synchronization with the system clock, selecting the predummy signal and the post dummy signal to output the dummy frequency, and selecting the valid signal to output the effective frequency. Circuit. 이미지 스캐너를 이용하여 원고를 독취하는 복사기에 있어서, 원고의 한 라인 스캐닝시 얻어진 더미데이터와 유효데이터를 고속으로 처리하는 회로에 있어서: 시스템클럭을 발생하는 시스템클럭 발생수단과; 상기 시스템클럭에 동기되어 카운팅클럭신호를 발생하는 카운팅수단과; 상기 더미데이터의 뒷영역을 저장하는 포스트더미 위치레지스터를 두며, 상기 카운팅클럭신호와 상기 포스트더미 위치레지스터의 출력값을 비교하여 상기 포스트더미 위치레지스터의 출력값이 더 크면 포스트더미신호를 발생하는 수단과; 상기 더미데이터의 앞영역을 저장하는 프리더미 위치레지스터를 두며, 상기 카운팅클럭신호와 상기 프리더미 위치레지스터의 출력값을 비교하여 상기 프리더미 위치레지스터의 출력값이 더 크면 프리더미신호를 발생하는 수단과; 상기 유효데이터 구간을 구별하기 위해 상기 프리더미 위치레지스터와 포스트더미 위치레지스터를 두며, 상기 카운팅클럭신호가 상기 프리더미 위치레지스터의 출력값보다 크고 상기 포스트더미 위치레지스터의 출력값보다 작으면 유효신호를 발생하는 수단과; 상기 한 라인의 마지막을 검출하기 위해 라인종단 레지스터를 두며, 상기 카운팅클럭신호와 상기 라인종단 레지스터의 출력값을 비교하여 같으면 상기 카운팅수단을 클리어시키는 클리어신호를 발생하는 수단과; 상기 시스템클럭에 동기되어 더미주파수와 유효주파수를 발생하고, 상기 프리더미신호 및 상기 포스트더미신호에 셀렉트되어 상기 더미 주파수를 출력하고 상기 유효신호에 셀렉트되어 상기 유효주파수를 출력하는 수단으로 이루어짐을 특징으로 하는 회로.A copying machine for reading an original using an image scanner, comprising: a circuit for processing dummy data and valid data obtained at one line of scanning of a document at high speed, the system comprising: system clock generating means for generating a system clock; Counting means for generating a counting clock signal in synchronization with the system clock; A post-dummy position register for storing a back region of the dummy data, and means for generating a post-dummy signal when the output value of the post-dummy position register is greater by comparing the counting clock signal with the output value of the post-dummy position register; Means for generating a predummy position register for storing a front region of the dummy data, and comparing the counting clock signal with the output value of the predummy position register to generate a free dummy signal if the output value of the predummy position register is larger; The pre-dummy position register and the post-dummy position register are provided to distinguish the valid data section. When the counting clock signal is greater than the output value of the pre-dummy position register and smaller than the output value of the post-dummy position register, a valid signal is generated. Means; Means for placing a line termination register to detect the end of said one line, and comparing said counting clock signal with the output value of said line termination register and generating a clear signal for clearing said counting means; And a means for generating a dummy frequency and an effective frequency in synchronization with the system clock, selecting the predummy signal and the post dummy signal to output the dummy frequency, and selecting the valid signal to output the effective frequency. Circuit. 이미지스캐너를 이용하여 원고를 독취하는 장치에서, 원고의 1라인 스캐닝시 얻어진 더미데이터와 유효데이터를 고속으로 처리하는 방법에 있어서: 시스템클럭을 발생하는 과정과; 상기 시스템클럭에 동기되어 카운팅클럭신호를 발생하는 과정과; 상기 카운팅클럭신호와 상기 더미데이터의 뒷영역의 위치값과 비교하여 상기 더미데이터의 뒷영역의 위치값이 더 크면 포스트더미신호를 발생하는 과정과; 상기 카운팅클럭신호와 상기 더미데이터의 앞영역의 위치값과 비교하여 상기 더미데이터의 앞영역의 위치값이 더 크면 프리더미신호를 발생하는 과정과; 상기 카운팅클럭신호가 상기 더미데이터의 앞영역의 위치값보다 크고 상기 더미데이터의 뒷영역의 위치값보다 작으면 유효신호를 발생하는 과정과; 상기 한 라인의 마지막 위치값과 상기 카운팅클럭신호가 일치하면 상기 카운팅클럭신호를 클리어시키는 클리어신호를 발생하는 과정과; 상기 시스템클럭에 동기되어 더미주파수와 유효주파수를 발생하고, 상기 프리더미신호 및 상기 포스트더미신호에 셀렉트되어 상기 더미주파수를 출력하고 상기 유효신호에 셀렉트되어 상기 유효주파수를 출력하는 과정으로 이루어짐을 특징으로 하는 방법.An apparatus for reading an original using an image scanner, the method comprising: processing a dummy data and valid data obtained at the time of scanning a single line of an original at a high speed, comprising: generating a system clock; Generating a counting clock signal in synchronization with the system clock; Generating a post-dummy signal when the position value of the back region of the dummy data is greater than the counting clock signal and the position value of the rear region of the dummy data; Generating a predummy signal when the position value of the front region of the dummy data is greater than the counting clock signal and the position value of the front region of the dummy data; Generating a valid signal if the counting clock signal is greater than the position value of the front region of the dummy data and less than the position value of the rear region of the dummy data; Generating a clear signal for clearing the counting clock signal when the last position value of the line coincides with the counting clock signal; Generating a dummy frequency and an effective frequency in synchronization with the system clock, selecting the predummy signal and the post dummy signal to output the dummy frequency, and selecting the valid signal to output the effective frequency How to. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950047105A 1995-12-06 1995-12-06 Method and circuit for reading image scanner KR0164831B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047105A KR0164831B1 (en) 1995-12-06 1995-12-06 Method and circuit for reading image scanner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047105A KR0164831B1 (en) 1995-12-06 1995-12-06 Method and circuit for reading image scanner

Publications (2)

Publication Number Publication Date
KR970056769A true KR970056769A (en) 1997-07-31
KR0164831B1 KR0164831B1 (en) 1999-03-20

Family

ID=19438075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047105A KR0164831B1 (en) 1995-12-06 1995-12-06 Method and circuit for reading image scanner

Country Status (1)

Country Link
KR (1) KR0164831B1 (en)

Also Published As

Publication number Publication date
KR0164831B1 (en) 1999-03-20

Similar Documents

Publication Publication Date Title
KR880013390A (en) Magnified Video Image Generator
KR910007344A (en) Video signal processing device
JPH0146910B2 (en)
KR970056769A (en) Reading circuit of image scanner and its method
JPH06303366A (en) Video interface
JPH02143675A (en) Picture read method
KR920017439A (en) Size reduction device for image documents
JPS55112685A (en) Picture input unit
KR910014805A (en) Digital Signal Processing Equipment
KR950020302A (en) Preprocessing Circuit
KR940001973B1 (en) Recording signal processing method for fax
KR910013847A (en) Original Image Processing Equipment
JP2000209402A (en) Digital image reader
JPS61179670A (en) Digital copying machine
JP3486985B2 (en) Image recording device
KR880013082A (en) Image information reading device
JPH05266233A (en) Page and row reader
JPS6367872A (en) Picture processor
JPS6298473A (en) Image input device
JPS5924584B2 (en) Original reading method
KR970049847A (en) Bottle / serial converter with resolution conversion feature on printer
JPS6210782A (en) Optical character reader
KR950019983A (en) Toner Reduction Control Circuit and Method of Image Processing Apparatus
JPH02146868A (en) Picture reduction circuit
JPH099021A (en) Picture data controller

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080905

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee