Claims (1)
화상 입력장치로부터 스캔되어진 소정 비트의 이미지를 처리하는 팩시밀리의 원고 스캔 이미지 데이터 처리회로에 있어서, 원고 이미지 스캔데이터를 어드레스 및 제어신호에 억세스하며 전 라인과 전전 라인의 화소데이터를 출력하는 라인메모리(26)와, 현라인의 화소데이터와 상기 라인메모리(26) 동작에 의해 지연된 전라인의 화소데이터 및 전전라인의 화소데이터를 시프트하여 소정 크기의 로칼윈도우 형성하고 상기 로칼윈도우 데이터를 출력하는 로칼 윈도우 레지스터(28)와, 상기 라인메모리(26)에 접속되어 상기 라인메모리(26)로부터 1라인 지연 출력되는 전 라인의 화소데이터를 시프트하여 수평의 브로드 윈도우 WB을 형성하고 그의 표본 데이터인 브로드 윈도우 데이터를 출력하는 브로드 윈도우 레지스터(30)과, 화상입력 샘플링 클럭에 동기된 클럭(CLK)과 소정주기마다 입력되는 EOL신호를 입력하여 시프트클럭(SC), 래치클럭(LC), 출력제어신호(OE), 기록제어신호(WE) 및 어드레스를 생성하여 상기 라인 메모리(26) 및 로칼 윈도우레지스터(28), 브로드 윈도우레지스터(30)에 제공하는 어드레스 및 클럭발생부(32)와, 상기 로칼 윈도우 레지스터(28) 및 브로드 윈도우레지스터(30)의 출력 단자에 접속되며 상기 로칼윈도우레지스터(28)의 로칼윈도우 WL의 최대값 WLMAX와 최소값 WLMIN의 차(DEL), rm 평균값 AVE 및 로칼윈도우의 센터값 CEN을 추출하고, 상기 브로드 윈도우레지스터(30)의 브로드 윈도우 WB의 최대값 WBMAX을 추출하여 상기 센터값 CEN을 상기 차(DEL) 그리고 상기 평균값 AVE, 브로드 윈도우의 최대값 WLMAX 각각과 상기 센터값 CEN의 비교결과를 논리조합하여 2치화된 센터값 CEN의 결과 논리 B(X,Y)를 출력하는 적응형 드레쉬 홀드 유니트(34)으로 구성됨을 특징으로 하는 원고 이미지 처리회로.A facsimile original scan image data processing circuit for processing an image of a predetermined bit scanned from an image input device, comprising: a line memory for accessing original image scan data to an address and a control signal and outputting pixel data of all lines and all lines ( 26), a local window for shifting the pixel data of the current line, the pixel data of all the lines delayed by the operation of the line memory 26 and the pixel data of the previous line to form a local window of a predetermined size, and outputting the local window data. The pixel data of all the lines connected to the register 28 and the line memory 26 and output one line of delay from the line memory 26 is shifted to form a horizontal broad window WB, and the wide window data serving as the sample data. In synchronization with the image input sampling clock The clock CLK and an EOL signal input at predetermined intervals are input to generate a shift clock SC, a latch clock LC, an output control signal OE, a write control signal WE, and an address, thereby generating the line memory 26. ) And an address and clock generator 32 provided to the local window register 28 and the broad window register 30, and output terminals of the local window register 28 and the broad window register 30. The difference DEL between the maximum value WLMAX and the minimum value WLMIN of the local window WL of the window register 28, the rm average value AVE, and the center value CEN of the local window are extracted, and the maximum value of the broad window WB of the broad window register 30 is extracted. Extracts WBMAX and logically combines the result of comparison between the center value CEN, the difference DEL, and the average value AVE, the maximum value WLMAX of the broad window, and the center value CEN. Outputting Y Eunghyeong drain sh document image processing circuit characterized by a composed of the hold unit 34.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.