KR970056388A - High speed packet switch device - Google Patents

High speed packet switch device Download PDF

Info

Publication number
KR970056388A
KR970056388A KR1019950053670A KR19950053670A KR970056388A KR 970056388 A KR970056388 A KR 970056388A KR 1019950053670 A KR1019950053670 A KR 1019950053670A KR 19950053670 A KR19950053670 A KR 19950053670A KR 970056388 A KR970056388 A KR 970056388A
Authority
KR
South Korea
Prior art keywords
frame
switch
address
input
signal line
Prior art date
Application number
KR1019950053670A
Other languages
Korean (ko)
Other versions
KR0155518B1 (en
Inventor
박형준
홍재환
정연쾌
신동진
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950053670A priority Critical patent/KR0155518B1/en
Publication of KR970056388A publication Critical patent/KR970056388A/en
Application granted granted Critical
Publication of KR0155518B1 publication Critical patent/KR0155518B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 CDMA 시스템 네트워크뿐만이 아니라 일반 교환 시스템의 각 프로세서간 통신 네트워크를 구성할 수 있는 노드간의 포레임 스위치 장치인 고속 패킷 스위치 장치에 관한 것으로서, 그 특징은 고속 패킷 스위치 장치에 있어서, 4가지의 동작 모드로 입출력 신호선 폭을 시스템 설정시와 운용중 변경 지정할 수 있으며 스위치 자체 시험시 시험용 프레임을 선택하며 스위치 입력 신호선을 스위치 내부 전송 신호선 폭으로 변환하는 데이터 변환수단과, 프레임의 어드레스 영역으로부터 순수 어드레스 비트를 추출하는 어드레스 재구성 수단과, 상기 어드레스 재구성 수단에 의해 어드레스가 재구성되는 데에 소요되는 시간동안 프레임 전송을 지연시키는 지연수단과, 프레임의 경로를 결정하는 경로 제어 수단과, 프레임 단위 측면에서 비동기 방식으로 입력되는 모든 입력 포트로부터의 프레임들을 집중시키는 프레임 집중 수단과, 실질적인 프레임 데이터가 저장되는 프레임 입시저장 수단과, 균일한 프레임 버퍼의 크기를 유지시키기 위하여 버퍼를 제어하는 버퍼 제어 수단과, 상기 다수의 프레임 임시저장 수단으로부터 하나의 출력 포트로 프레임을 출력시키는 버퍼 스위치 수단 및 스위치 내부 전송 신호선을 스위치 출력선 폭으로 변환하는 데이터 변환수단을 포함하는 데에 있으므로, 본 발명은 스위칭 방식의 고속 패킷 교환으로 실시간 처리를 요구하는 프레임 전송 서비스가 가능하며, 가변길이의 패킷 프레임에 대한 스위칭이 가능하므로 기존의 HDLC 프레임 형태를 수용하는 통신장치에 적용하여 경제성을 극대화시킬 수 있고 고속 패킷 스위치의 각 입출력단에 데이터 변환기가 있어서 스위치 내부 구조와 무관하게 다양한 입출력 신호선 폭을 수용하여 다양한 통신 네트워크에서의 응용이 가능하다는 데에 그 효과가 있다.The present invention relates to a high-speed packet switch device that is a node-to-node frame switch device capable of forming a communication network between each processor of a general switching system as well as a CDMA system network. In operation mode, the input / output signal line width can be changed during system setting and operation, and the data conversion means for selecting the test frame during the switch self-test and converting the switch input signal line to the internal transmission signal line width, and the pure address from the address area of the frame Address reconstruction means for extracting bits, delay means for delaying frame transmission for the time required to reconstruct the address by the address reconstruction means, path control means for determining the path of the frame, and asynchronous in terms of frames system Frame concentrating means for concentrating frames from all input ports inputted into the frame, frame entrance and storage means for storing substantial frame data, buffer control means for controlling a buffer to maintain a uniform frame buffer size, and the plurality of The present invention provides buffer switching means for outputting a frame from one frame temporary storage means to one output port, and data conversion means for converting a switch internal transmission signal line into a switch output line width. It is possible to provide frame transmission service that requires real-time processing and to switch to variable length packet frame, so that it can be applied to communication device that accepts existing HDLC frame type to maximize economic efficiency and each input / output end of high speed packet switch. Has a data converter Regardless of the location inside the structure to accommodate a variety of input and output signal lines has a width that effect to the application it is possible in a variety of communication networks.

Description

고속 패킷 스위치 장치(High speed packet switch device)High speed packet switch device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명이 적용되는 일반적인 통신 네트워크의 구조도.1 is a structural diagram of a general communication network to which the present invention is applied.

제2도는 본 발명으로 구성된 고속 패킷 스위치 장치 모듈의 구조도.2 is a structural diagram of a fast packet switch device module constructed of the present invention.

제3도는 본 발명에 따른 고속 패킷 스위치 장치의 구조도.3 is a structural diagram of a fast packet switch device according to the present invention;

Claims (2)

고속 패킷 스위치 장치에 있어서, 4가지의 동작 모드로 입출력 신호선 폭을 시스템 설정시와 운용중 변경 지정할 수 있으며 스위치 자체 시험시 시험용 프레임을 선택하며 스위치 입력 신호선을 스위치 내부 전송 신호선 폭으로 변환하는 데이터 변환수단과; 프레임의 어드레스 영역으로부터 순수 어드레스 비트를 추출하는 어드레스 재구성 수단과; 상기 어드레스 재구성 수단에 의해 어드레스가 재구성되는 데에 소요되는 시간 동안 프레임 전송을 지연시키는 지연수단과; 프레임의 경로를 결정하는 경로 제어 수단과; 프레임 단위 측면에서 비동기 방식으로 입력되는 모든 입력 포트로부터의 프레임들을 집중시키는 프레임 집중 수단과; 실질적인 프레임 데이터가 저장되는 프레임 임시저장 수단과; 균일한 프레임 버퍼의 크기를 유지시키기 위하여 버퍼를 제어하는 버퍼 제어 수단과; 상기 다수의 프레임 임시저장 수단으로부터 하나의 출력 포트로 프레임을 출력시키는 버퍼 스위치 수단; 및 스위치 내부 전송 신호선을 스위치 출력선 폭으로 변환하는 데이터 변환수단을 포함하는 것을 특징으로 하는 고속 패킷 스위치 장치.In the high speed packet switch device, four operation modes can be specified to change the input / output signal line width during system setup and operation, select the test frame during the switch self-test, and convert the switch input signal line to the internal signal length of the switch. Means; Address reconstruction means for extracting pure address bits from an address area of the frame; Delay means for delaying frame transmission for a time taken for the address to be reconstructed by the address reconstruction means; Path control means for determining a path of the frame; Frame concentrating means for concentrating frames from all input ports input in an asynchronous manner in terms of frames; Frame temporary storage means for storing substantial frame data; Buffer control means for controlling the buffer to maintain a uniform frame buffer size; Buffer switch means for outputting a frame from the plurality of frame temporary storage means to one output port; And data conversion means for converting the switch internal transmission signal line to the switch output line width. 제1항에 있어서, 각 노드별 수신 프레임에 대한 경로 제어를 위하여 상기 어드레스 재구성 수단으로부터 출력되는 순수 어드레스를 자신의 노드뿐만 아니라 타 노드로 송신하는 것을 특징으로 하는 고속 패킷 스위치 장치.The high speed packet switch device according to claim 1, wherein a pure address output from the address reconstruction unit is transmitted to another node as well as another node for path control of a reception frame for each node. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950053670A 1995-12-21 1995-12-21 High speed packet switching apparatus KR0155518B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053670A KR0155518B1 (en) 1995-12-21 1995-12-21 High speed packet switching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053670A KR0155518B1 (en) 1995-12-21 1995-12-21 High speed packet switching apparatus

Publications (2)

Publication Number Publication Date
KR970056388A true KR970056388A (en) 1997-07-31
KR0155518B1 KR0155518B1 (en) 1998-11-16

Family

ID=19442559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053670A KR0155518B1 (en) 1995-12-21 1995-12-21 High speed packet switching apparatus

Country Status (1)

Country Link
KR (1) KR0155518B1 (en)

Also Published As

Publication number Publication date
KR0155518B1 (en) 1998-11-16

Similar Documents

Publication Publication Date Title
EP0206403B1 (en) High speed packet switching arrangement
WO1998027660A3 (en) High speed switching device
KR900006868A (en) Asynchronous Time Division Switch
EP1305691A4 (en) Voice-over ip communication without echo cancellation
US6934471B1 (en) Photonic switch using time-slot interchange
CA2224606A1 (en) A distributed buffering system for atm switches
WO1999025099A3 (en) Method and apparatus for switching data between bitstreams of a time division multiplexed network
JPH0758963B2 (en) Cell exchange device
JPH0738166B2 (en) Read circuit of multi-phase memory array
US3967070A (en) Memory operation for 3-way communications
JPH0856228A (en) Atm cell switch device and atm exchange
KR970056388A (en) High speed packet switch device
US6914901B1 (en) System and method for communicating using multiple memory banks
KR960705428A (en) SYNCHRONIZING CIRCUIT ARRANGEMENT
KR960705423A (en) A SIGNAL RECEIVING AND A SIGNAL TRANSMITTING UNIT
KR100310830B1 (en) Light packet switching system based on optical time division multiplexing
JPH03109841A (en) Time division multiplex data packet conversion circuit
KR960028940A (en) Communication system and communication relay
CA2109007C (en) Time slot assigner for communication system
KR100250485B1 (en) High speed packet switching device of frames between nodes
JP5111082B2 (en) Frame delay generator
KR100205033B1 (en) High-speed table look-up device
JPH0730584A (en) Voice packet exchange
KR950022098A (en) Transmission Speed Difference Compensation Circuit in Multiple Subscriber Connections
US20020109873A1 (en) Optical switching device based on stable, non-absorbing optical hard limiters

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee