KR970056135A - Cdma pcs 시스템의 동기장치 - Google Patents

Abstract

본 발명은, CDMA 방식의 PCS시스템의 기지국에서 직렬 탐색 방법과 병렬 탐색 방법을 동시에 이용함으로써 사용자 신호의 초기 동기를 고속으로 수행하기 위한 동기장치에 관한 것으로, 수신기 발생 PN코드 기억장치와, 입력 데이타 기억장치와, 상기 수신기 발생 PN코드 기억장치와 입력 데이타 기억장치로부터 출력되는 의사 잡음 코드를 한 칩 단위로 곱하는 곱셈기와, 상기 곱셈기의 출력값을 더하는 덧셈기와, 상기 덧셈기의 덧셈 결과를 저장하는 덧셈결과 기억장치로 구성되는 직렬 탐색 방법의 초기 동기장치에 있어서, 상기 수신기 발생 PN코드 기억장치의 의사 잡음 코드를 한 칩만큼 지연시키는 다수의 지연소자와, 상기 지연소자를 거친 의사 잡음 코드와 상기 입력 데이타 기억장치로부터 출력되는 의사 잡음 코드를 한 칩 단위로 곱하는 다수의 곱셈기와, 상기 곱셈기의 출력값을 더하는 다수의 덧셈기를 포함하여 구성되어 초기 동기에 소요되는 시간을 크게 단축시켜 고속의 초기 동기를 수행함으로써 시스템 전체의 성능을 월등히 향상시킬 수 있다.

Description

CDMA PCS 시스템의 동기장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명에 의한 코릴레이터의 블럭 구성도,

제4도는 상기 제3도의 코릴레이터에 의한 코릴레이션 과정을 보여주는 도면.

Claims (1)

1. 의사 잡음 코드를 저장하는 수신기 발생 PN코드 기억장치와, 입력되는 데이타를 저장시킨 후 의사 잡음 코드를 출력시키는 입력 데이타 기억장치와, 상기 수신기 발생 PN코드 기억장치와 입력 데이타 기억장치로부터 출력되는 의사 잡음 코드를 한 칩 단위로 곱하는 곱셈기와, 상기 곱셈기의 출력 값을 더하는 덧셈기와, 상기 덧셈기의 덧셈 결과를 저장하는 덧셈결과 기억장치로 구성되는 직렬 탐색 방법의 초기 동기장치에 있어서, 상기 수신기 발생 PN코드 기억장치의 의사 잡음 코드를 한칩만큼 지연시키는 다수의 지연소자와; 상기 지연소자를 거친 의사 잡음 코드와 상기 입력 데이타 기억장치로부터 출력되는 의사 잡음 코드를 한 칩 단위로 곱하는 다수의 곱셈기와; 상기 곱셈기의 출력값을 더하는 다수의 덧셈기를 포함하여 구성되어 병렬 탐색 방법을 혼합사용하는 것을 특징으로 하는 CDMA PCS 시스템의 동기장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.