Claims (11)
실리콘 기판상에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상부에 도핑된 폴리실리콘층을 형성하는 단계; 상기 도핑된 폴리실리콘층 상부에 소정 크기의 마스크 패턴을 형성하고, 상기 마스크 패턴의 형태로 하부를 식각하여 폴리실리콘 패턴을 형성하는 단계; 및 상기 폴리실리콘 패턴의 상부 및 측부에 전이 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.Forming a gate oxide film on the silicon substrate; Forming a doped polysilicon layer on the gate oxide layer; Forming a mask pattern having a predetermined size on the doped polysilicon layer, and etching a lower portion in the form of the mask pattern to form a polysilicon pattern; And forming a transition metal film on top and sides of the polysilicon pattern.
제1항에 있어서, 상기 실리콘 기판은 소오스 및 드레인 영역을 구비한 기판인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.The method of claim 1, wherein the silicon substrate is a substrate having a source and a drain region.
제1항에 있어서, 상기 폴리실리콘 패턴을 형성하는 단계이후, 저농도 이온을 주입하고, 전이 금속막을 형성하는 단계이후, 고농도 이온을 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.The method of claim 1, further comprising implanting low concentration ions after forming the polysilicon pattern and implanting high concentration ions after forming the transition metal film. .
제1항에 있어서, 상기 전이 금속막을 형성하여 게이트 전극을 형성하는 단계이후, 노출된 기판 표면을 열산화하여 산화막을 형성하는 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.The method of claim 1, further comprising thermally oxidizing an exposed substrate surface to form an oxide film after forming the transition metal film to form a gate electrode. .
제4항에 있어서, 상기 열산화에 의한 산화막을 형성하는 단계는 수중기가 약 3 내지 8% 함유된 수분분위기하에서, 900 내지 1000℃정도의 온도로 30 내지 60분 동안 노출된 기판을 열성장시키는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.The method of claim 4, wherein the forming of the oxide film by thermal oxidation comprises thermally growing the exposed substrate for 30 to 60 minutes at a temperature of about 900 to 1000 ° C. under a moisture atmosphere containing about 3 to 8% of water. A method of forming a gate electrode of a semiconductor device, characterized in that.
제4항 및 제5항에 있어서, 상기 열산화에 의한 산화막의 두께는 300 내지 800Å인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.The method for forming a gate electrode of a semiconductor device according to claim 4 or 5, wherein the thickness of the oxide film by thermal oxidation is 300 to 800 kPa.
제1항에 있어서, 상기 전이 금속막을 형성하여 게이트 전극을 형성하는 단계이후, 전체 구조면에 절연 산화막을 중착하여 표면 보호막을 형성하고 열처리하는 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.The semiconductor device of claim 1, further comprising, after forming the gate metal by forming the transition metal film, forming a surface protective film by heat-insulating the insulating oxide film on the entire structural surface of the semiconductor device. Gate electrode formation method.
제7항에 있어서, 상기 열처리 단계는 수중기가 약 3 내지 8% 함유된 수소분위기 하에서, 900 내지 1000℃정도의 온도로 10 내지 30분 동안 노출된 기판을 열성장시키는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.8. The semiconductor device of claim 7, wherein the heat treatment comprises thermally growing the exposed substrate for 10 to 30 minutes at a temperature of about 900 to 1000 ° C. under a hydrogen atmosphere containing about 3 to 8% of water. Gate electrode formation method.
제1항에 있어서, 상기 절연 산화막은 CVD 방법에 의한 산화막인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.The method for forming a gate electrode of a semiconductor device according to claim 1, wherein the insulating oxide film is an oxide film by a CVD method.
제1항에 있어서, 상기 절연 산화막은 CVD 방법에 의한 질화막인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.The method for forming a gate electrode of a semiconductor device according to claim 1, wherein the insulating oxide film is a nitride film by a CVD method.
제7항 내지 제10항에 있어서, 상기 절연 산화막의 두께는 300 내지 500Å인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.The method for forming a gate electrode of a semiconductor device according to claim 7, wherein the insulating oxide film has a thickness of 300 to 500 kPa.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.