KR970051211A - Semiconductor memory device performing two mask functions with the same path - Google Patents

Semiconductor memory device performing two mask functions with the same path Download PDF

Info

Publication number
KR970051211A
KR970051211A KR1019950052599A KR19950052599A KR970051211A KR 970051211 A KR970051211 A KR 970051211A KR 1019950052599 A KR1019950052599 A KR 1019950052599A KR 19950052599 A KR19950052599 A KR 19950052599A KR 970051211 A KR970051211 A KR 970051211A
Authority
KR
South Korea
Prior art keywords
data
mask
latch circuit
signal
memory device
Prior art date
Application number
KR1019950052599A
Other languages
Korean (ko)
Other versions
KR0164799B1 (en
Inventor
윤순병
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950052599A priority Critical patent/KR0164799B1/en
Publication of KR970051211A publication Critical patent/KR970051211A/en
Application granted granted Critical
Publication of KR0164799B1 publication Critical patent/KR0164799B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야 :1. The technical field to which the invention described in the claims belongs:

본 발명은 동일한 경로를 사용하는 마스크 라이트 기능을 수행하는 반도체 메모리 장치에 관한 것이다.The present invention relates to a semiconductor memory device performing a mask write function using the same path.

2. 발명이 해결하려고 하는 기술적 과제 :2. The technical problem to be solved by the invention:

본 발명은 서로 다른 두 마스크 라이트 기능을 동일한 경로와 래치를 사용하게 함으로써 칩 면적을 줄이고 데이타 입력버퍼의 로직을 간단하게 하는 반도체 메모리 장치를 제공한다.The present invention provides a semiconductor memory device that reduces chip area and simplifies logic of a data input buffer by allowing two different mask write functions to use the same path and latch.

3. 발명의 해결방법의 요지 :3. Summary of the solution of the invention:

본 발명은 반도체 메모리 장치에 있어서, 입력단자로부터 메모리 쎌로 라이트할 데이타를 저장하는 제1저장수단과, 상기 제1저장수단에서 메모리 쎌로 라이트 동작을 수행하는 라이팅 수단과, 상기 입력단자로부터 마스크 데이타를 받아들여 저장하는 제2저장수단과, 상기 제2저장수단의 출력상태에 따라서 상기 제1저장수단의 저장된 데이타를 상기 라이팅수단의 입력으로 전달 또는 비전달하게 하는 드라이빙수단과, 상기 제2저장수단을 새로운 마스크 라이트 싸이클에서 마스크 데이타를 저장하는 수단으로 기존 마스크 라이트 싸이클에서 마스크 데이타를 저장하는 수단으로, 공통적으로 사용가능하게 제어하는 제어수단을 포함한다.The present invention provides a semiconductor memory device comprising: first storage means for storing data to be written from an input terminal to a memory shock, writing means for performing a write operation to a memory shock from the first storage means, and mask data from the input terminal. Second storage means for receiving and storing, driving means for transferring or not delivering the stored data of the first storage means to the input of the lighting means according to the output state of the second storage means, and the second storage means. Means for storing mask data in a new mask light cycle. Means for storing mask data in an existing mask light cycle.

4. 발명의 중요한 용도 :4. Important uses of the invention:

본 발명은 반도체 메모리 장치에 적합하게 사용된다.The present invention is suitably used for a semiconductor memory device.

Description

동일한 경로로 두가지 마스크 기능을 수행하는 반도체 메모리 장치Semiconductor memory device performing two mask functions with the same path

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제4도는 본 발명에 따른 마스크 관련 데이타 입력버퍼의 구성블럭도.4 is a block diagram of a mask related data input buffer according to the present invention.

제5도는 제4도의 상세회로도.5 is a detailed circuit diagram of FIG.

Claims (5)

메모리 쎌과 시스템사이에서 데이타를 유통하기 위한 동작을 하는 반도체 메모리 장치에 있어서, 데이타 입력단자로부터 메모리 쎌로 라이트할 데이타를 저장하는 제1저장수단과, 상기 제1저장수단에서 메모리 쎌로 라이트 동작을 수행하는 라이트수단과, 상기 입력단자로부터 마스크 데이타를 받아들여 저장하는 제2저장수단과, 상기 제2저장수단의 출력상태에 따라서 상기 제1저장수단의 저장된 데이타를 상기 라이트수단의 입력으로 전달 또는 비전달하게 하는 구동수단과, 상기 제2저장수단을 제2마스크 라이트 싸이클에서 마스크 데이타를 저장하게 하며 제1마스크 라이트 싸이클에서 마스크 데이타를 저장하게 하여 공통적으로 동일 경로를 통하게 제어하는 제어수단을 구비함을 특징으로 하는 반도체 메모리 장치.A semiconductor memory device operable to distribute data between a memory chip and a system, the semiconductor memory device comprising: first storage means for storing data to be written from a data input terminal to a memory cell, and a write operation to a memory cell from the first storage means; The second writing means for receiving and storing the mask data from the input terminal and the stored data of the first storing means to the input of the writing means according to the output state of the second storing means. And a control means for allowing the second storage means to store the mask data in the second mask light cycle and to store the mask data in the first mask light cycle and to control the same path in common. A semiconductor memory device characterized by the above-mentioned. 제1항에 있어서, 상기 제1저장수단이 모든 로우어드레스스트로우브 신호 액티브 싸이클에서 제1신호에 의하여 데이타 입력단자로부터 들어오는 입력데이타를 저장하는 제1래치회로와, 상기 제1래치회로의 데이타를 제2신호에 의해 받아들여 저장하는 제2래치회로로 구성됨을 특징으로 하는 반도체 메모리 장치.The first latch circuit of claim 1, wherein the first storage means stores input data coming from the data input terminal by the first signal in all the low address strobe signal active cycles, and the data of the first latch circuit. And a second latch circuit which receives and stores the second signal. 제1항 또는 제2항에 있어서, 상기 제어수단이 상기 제1마스크 라이트 싸이클시 상기 로우어드레스스트로우브 신호의 폴링에 의해 상기 제1래치회로에 마스크 데이타를 받아들이고 상기 제1신호에 의해 래치되고, 동시에 상기 제2신호에 의해 상기 제1래치회로에 래치된 데이타를 제2래치회로에 전달하여 래치함을 특징으로 하는 반도체 메모리 장치.The method according to claim 1 or 2, wherein the control means receives the mask data into the first latch circuit by polling the low address strobe signal during the first mask write cycle and is latched by the first signal. And simultaneously latching the data latched in the first latch circuit by the second signal to the second latch circuit. 제1항 내지 제2항중 어느 하나의 항에 있어서, 상기 제어수단이 상기 제1마스크 라이트 싸이클시 컬럼어드레스스트로우브 신호의 폴링에 의해 상기 제1래치회로에 마스크 데이타를 받아들이고 제1신호에 의해 래치되지만 제2신호가 인에이블되지 않으므로, 선행된 로드 마스크 레지스터 싸이클에 의해 상기 제2래치회로에 저장된 마스크 데이타를 유지함을 특징으로 하는 반도체 메모리 장치.3. The control circuit according to any one of claims 1 to 2, wherein said control means accepts mask data in said first latch circuit by polling a column address strobe signal during said first mask write cycle and latches by a first signal. Although the second signal is not enabled, the semiconductor memory device is characterized by holding the mask data stored in the second latch circuit by the preceding load mask register cycle. 제2항에 있어서, 상기 제2래치회로가 로드 마스크 레지스터의 싸이클에 의해 제1마스크 싸이클시 사용될 마스크 데이타를 상기 제1래치회로를 통해 저장하게 되는데 이는 컬럼어드레스스트로우브 신호 CASB의 폴링에 의해 상기 제1래치회로에 마스크 데이타를 받아들이고 제1신호에 의해 래치되며 동시에 제2신호에 의해 상기 제1래치회로에 래치된 데이타를 전달받아 래치함을 특징으로 하는 반도체 메모리 장치.3. The method of claim 2, wherein the second latch circuit stores the mask data to be used in the first mask cycle by the cycle of the load mask register through the first latch circuit, which is caused by polling of the column address signal CASB. And receiving the mask data into the first latch circuit and latching the data by the first signal and simultaneously receiving the data latched by the first latch circuit by the second signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950052599A 1995-12-20 1995-12-20 Semiconductor memory device performing two masking task in the same path KR0164799B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052599A KR0164799B1 (en) 1995-12-20 1995-12-20 Semiconductor memory device performing two masking task in the same path

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052599A KR0164799B1 (en) 1995-12-20 1995-12-20 Semiconductor memory device performing two masking task in the same path

Publications (2)

Publication Number Publication Date
KR970051211A true KR970051211A (en) 1997-07-29
KR0164799B1 KR0164799B1 (en) 1999-02-01

Family

ID=19441775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052599A KR0164799B1 (en) 1995-12-20 1995-12-20 Semiconductor memory device performing two masking task in the same path

Country Status (1)

Country Link
KR (1) KR0164799B1 (en)

Also Published As

Publication number Publication date
KR0164799B1 (en) 1999-02-01

Similar Documents

Publication Publication Date Title
US6882579B2 (en) Memory device and method having data path with multiple prefetch I/O configurations
KR970017656A (en) High Speed Semiconductor Memory with Burst Mode
KR890008829A (en) Semiconductor memory
KR890013648A (en) Semiconductor memory device having internal write signal generation function
KR940007884A (en) Semiconductor devices
KR960012013A (en) Synchronous Semiconductor Memory
KR930001216A (en) Random Access Memory Device and Its Control Method
KR930024011A (en) Semiconductor memory circuit
JPH01125795A (en) Virtual type static semiconductor memory device
KR940016225A (en) Semiconductor memory
US6466492B2 (en) Synchronous semiconductor memory device and method for controlling mask data input circuit
KR970023464A (en) Semiconductor memory with test circuit
KR970012790A (en) A semiconductor memory device capable of operating by inverting the potential of an adjacent bit line during a multi-bit test
KR920010624A (en) Semiconductor memory device
KR19990056396A (en) Semiconductor memory device having simultaneous column select line activation circuit and method for controlling column select line
KR950015394A (en) Static random access memory
KR970051211A (en) Semiconductor memory device performing two mask functions with the same path
US7246300B1 (en) Sequential flow-control and FIFO memory devices having error detection and correction capability with diagnostic bit generation
KR910017284A (en) Parity check method and device for memory chip
US5654934A (en) Semiconductor memory employing a block-write system
KR0135671B1 (en) Read modify write mode circuit
KR900002311A (en) Cache memory and access control device employing the cache memory
KR100422812B1 (en) Semiconductor memory device for minimizing constant current in write operation
KR940004643A (en) Dual Port DRAM Device
EP0557119A2 (en) Address processing circuit and semiconductor memory device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee