KR0135671B1 - Read modify write mode circuit - Google Patents
Read modify write mode circuitInfo
- Publication number
- KR0135671B1 KR0135671B1 KR1019940027208A KR19940027208A KR0135671B1 KR 0135671 B1 KR0135671 B1 KR 0135671B1 KR 1019940027208 A KR1019940027208 A KR 1019940027208A KR 19940027208 A KR19940027208 A KR 19940027208A KR 0135671 B1 KR0135671 B1 KR 0135671B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- read
- write
- signal
- modifier
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 디램소자의 리드 모디파이 라이트(read modify write) 동작회로에 관한 것으로, 셀에 기억할 데이터를 미리 알 수 있는 경우에 상기 데이타를 데이타 지스터(data register)에 일시적으로 저장시켜 리드 동작을 수행한 후에 별도의 라이트 신호의 입력이 없이 하나의 명령으로 라이트 동작이 수행되도록 함으로써, 리드 모디파이 라이트의 동작속도를 향상시켰다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a read modify write operation circuit of a DRAM device. When the data to be stored in a cell can be known in advance, the data is temporarily stored in a data register to perform a read operation. After that, the write operation is performed by a single command without input of a separate write signal, thereby improving the operation speed of the read modifier light.
Description
제 1 도는 종래 기술의 리드 모디파이 라이트 동작 회로의 일실시예를 도시한 회로도.1 is a circuit diagram showing one embodiment of a prior art read modifier light operating circuit.
제 2 도는 본 발명에 의한 리드 모디파이 라이트 동작 회로의 일실시예를 도시한 회로도.2 is a circuit diagram showing an embodiment of a read modifier light operating circuit according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11,15 : 리드 드라이버부, 12,16 : 라이트 드라이버부,11,15: lead driver portion, 12,16: light driver portion,
13 : 출력 버퍼부, 14 : 입력 버퍼부,13: output buffer unit, 14: input buffer unit,
21 : 랫치 회로부, 22 : 내부 rmw신호 발생부,21: latch circuit portion, 22: internal rmw signal generating portion,
23 : 데이타 레지스터부, 31∼33 : 메로리 셀부23: data register section, 31 to 33: memory cell section
본 발명은 반도체 기억소자의 리드 모디파이 라이트(read modify write: 이하 rmw라고 함) 회로에 관한 것으로, 특히 리드 동작을 수행하고 난 이후 라이트 동작이 내부에서 수행되도록 회로를 구현하여 특정 모드(mode)시 한번의 명령으로 동작이 가능하게 한 리드 모디파이 라이트 동작 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a read modify write (RMW) circuit of a semiconductor memory device. In particular, the present invention relates to a read mode write circuit (RMW). The present invention relates to a read modifier light operating circuit that can be operated by one command.
일반적으로 디램소자의 셀에서 데이타를 읽어들이고 다시 그 셀에 다른 데이타를 기억시키기 위해서는 최소한 두가지의 동작 즉 리드(read) 동작과 라이트(write) 동작이 필요하다. 상기 rmw 동작을 수행하기 위한 리드 모디파이 라이트 회로는 종래에 제1도와 같이 구성되어 있다.In general, at least two operations, a read operation and a write operation, are required to read data from a DRAM device and store other data in the cell. A read modifier light circuit for performing the rmw operation is conventionally configured as shown in FIG.
제 1도는 종래의 리드 모디파이 라이트 회로로서, 데이타 선의 데이타를 소자의 출력장치로 전달하는 리드 드라이버부(11)와, 상기 리드 드라이버부에서 출력된 데이타 신호를 외부로 출력하기 위한 출력 버퍼부(13)와, 외부신호를 입력하기 위한 입력 버퍼부(14)와, 상기 입력된 외부신호를 셀 어레이 블록의 셀에 저장하기 위해 데이타 선으로 전달하는 라이트 드라이버부(12)로 구성된다.1 is a conventional read modifier write circuit, which includes a read driver section 11 for transferring data of a data line to an output device of an element, and an output buffer section for outputting a data signal output from the read driver section to the outside ( 13), an input buffer unit 14 for inputting an external signal, and a write driver unit 12 for transferring the input external signal to a data line for storing in the cell of the cell array block.
상술한 구성을 갖는 종래의 리드 모디파이 라이트 회로에서는 먼저 리드동작이 수행되어 셀 어레이 블록(cell array block)의 셀 데이타가 상기 리드 드라이버부(11)와 출력버퍼부(13)를 통해 출력된 이후에 출력된 데이타가 입력버퍼부(14)를 거쳐 라이트 드라이버부(12)를 통해서 셀 블록으로 입력되므로 많은 시간이 걸리게 된다. 즉, 이런 경우에 라이트 동작을 수행하고 난 이후에 라이트 한 데이타를 다시 사용할 필요가 있는 경우에는 내부회로에서부터 차례로 동작이 수행되어 데이타가 출력되므로 외부에서 데이타를 인식하는데는 많은 시간이 걸리게 된다. 그리고 이러한 종래의 방식에서는 라이트 동작 이후에 그 셀을 액세스(access)하는 경우에도 결함 데이타가 나올 우려가 있다.In the conventional read modifier write circuit having the above-described configuration, first, a read operation is performed so that cell data of a cell array block is output through the read driver 11 and the output buffer 13. Since the output data is inputted into the cell block through the write buffer unit 12 via the input buffer unit 14, it takes a lot of time. That is, in this case, when it is necessary to use the written data again after performing the write operation, it takes a lot of time to recognize the data from the outside because the operation is performed in sequence from the internal circuit. In such a conventional method, there is a possibility that defect data may come out even when the cell is accessed after a write operation.
따라서 본 발명의 목적은 라이트 데이타 신호를 필요한 경우에는 외부의 핀을 통해서 입력하지 않고 소자의 내부에 라이트 신호를 만들어 내는 장치를 통해서 라이트 신호를 만들어 냄으로써, 한번의 신호로 리드 모디파이 라이트 동작이 가능하도록 하는데에 그 목적이 있다.Accordingly, an object of the present invention is to generate a write signal through a device for generating a write signal inside the device without inputting the write data signal through an external pin, if necessary, so that the read modifier write operation can be performed with one signal. The purpose is to make it happen.
상기 목적을 달성하기 위하여, 본 발명의 리드 모디파이 라이트 회로는, 데이타 버스선에 실린 셀의 데이타를 출력단자로 전달하는 리드 드라이버 수단과, 특정 동작에서 rmw 동작을 수행하는 경우에 라이트(write)할 데이타를 일시적으로 저장하기 위한 라이트 데이타 레지스터(write date register) 수단과, 상기 라이트 데이타 레지스터에 저장된 데이타를 데이타 버스선으로 출력하는 신호를 만들어 내는 내부 리드 모디파이 라이트 신호 발생수단과, 외부에서 입력되는 라이트 데이타와 상기 데이타 레지스터수단에 저장된 내부의 라이트 데이타 중에서 어느 한 데이타를 데이타 버스선으로 선택출력하는 라이트 드라이버수단을 구비한다.In order to achieve the above object, the read modifier write circuit of the present invention comprises read driver means for transferring data of a cell loaded on a data bus line to an output terminal, and write in case of performing an rmw operation in a specific operation. Write data register means for temporarily storing data to be stored, internal read modifier write signal generating means for generating a signal for outputting data stored in the write data register to a data bus line, and externally inputting And write driver means for selectively outputting any data among the write data to be written and the internal write data stored in the data register means to a data bus line.
이하, 첨부된 도면을 참조하여 본 발명의 리드 모디파이 라이트 동작회로에 관해 상세히 설명하기로 한다.Hereinafter, the lead modifier light operating circuit of the present invention will be described in detail with reference to the accompanying drawings.
제 2도는 본 발명에 의한 리드 모디파이 라이트 동작회로의 일실시예를 도시한 회로도로서, 데이타 버스선(db 라인)의 데이타를 소자의 출력장치로 전달하는 리드 드라이버부(15)와, 소자의 내부에 라이트 데이타를 기억시키기 위한 데이타 레지스터부(23)와, 상기 라이트 데이타 레지스터부(23)에 저장된 라이트 데이타를 데이타 버스선(db 라인)으로 출력하는 신호를 만들어내는 내부 rmw 신호 발생부(22)와, 외부에서 입력되는 라이트 데이타와 상기 데이타 레지스터부(23)에 저장된 내부의 라이트 데이타를 데이타 버스선(db 라인)으로 선택적으로 출력하기 위한 라이트 드라이버부(16)를 구비한다.FIG. 2 is a circuit diagram showing an embodiment of the read modifier write operation circuit according to the present invention, wherein the read driver section 15 for transferring data of a data bus line (db line) to an output device of the device, and A data register section 23 for storing write data therein, and an internal rmw signal generator 22 for generating a signal for outputting write data stored in the write data register section 23 to a data bus line (db line). And a write driver section 16 for selectively outputting write data input from the outside and internal write data stored in the data register section 23 to a data bus line (db line).
그 동작을 살펴보면, 먼저 셀 블록의 데이타를 읽기 위하여 리드 신호(read)가 인에이블(enable)되면 클럭신호(clk1/clk2)는 로우 상태가 되어 트랜지스터(Q7) 및 전달트랜지스터(Q9)를 턴-오프 시킴으로써 상기 내부 rmw 신호 발생부(22) 및 데이타 레지스터부(23)의 동작을 제어하게 된다. 그리고 노드(N1) 및 노드(N2)에 실린 리드 데이타 신호는 전달트랜지스터(Q2,Q4)가 턴-온되므로써 노드(N3) 및 노드(N4)에 전달되어 풀-업/풀-다운 드라이버(Q3/Q6)를 통해 출력하게 된다.In operation, when the read signal read is enabled to read the data of the cell block, the clock signals clk1 and clk2 are turned low to turn on the transistor Q7 and the transfer transistor Q9. By turning off, the operations of the internal rmw signal generator 22 and the data register 23 are controlled. The read data signals loaded on the node N1 and the node N2 are transferred to the node N3 and the node N4 when the transfer transistors Q2 and Q4 are turned on so that the pull-up / pull-down driver Q3 is carried out. / Q6).
여기서, 상기 노드(N3) 및 노드(N4)의 데이타는 메모리 셀부(31,32)에 전달되어 상기 데이타를 임시적으로 저장하게 된다. 이때 전달트랜지스터(Q1 및 Q5)가 턴-온되어 상기 메모리 셀부(30,31)에 저장된 데이타가 상기 노드(N3 및 N4)에 전달되어 출력하므로써, 다음 리드 데이타 신호가 들어올 때까지 현 데이타를 유지시켜주는 역할을 한다.Here, the data of the node N3 and the node N4 are transferred to the memory cell units 31 and 32 to temporarily store the data. At this time, the transfer transistors Q1 and Q5 are turned on so that the data stored in the memory cell units 30 and 31 are transferred to the nodes N3 and N4 for output so that the current data is maintained until the next read data signal is input. It plays a role.
만약, 상기와 같이 셀의 데이타를 읽고 난 후 그 셀에 데이타를 다시 써 넣어야 될 필요가 있는 경우에는 한 개의 출력핀을 통해서 데이타를 출력하고 난 다음에 다음 데이타가 입력될때까지 출력버퍼가 기다리고 있어야 하는 불편함을 덜어주기 위해서 본 발명에서는 소자의 내부에 메모리 셀(33)이 포함된 데이타 레지스터부(23)를 구현하여 셀에 저장시킬 데이터를 미리 입력할 수 있도록 하였다.If it is necessary to read the data of a cell and rewrite the data into the cell as above, the output buffer should wait until the next data is input after outputting data through one output pin. In order to reduce the inconvenience of the present invention, the data register unit 23 including the memory cell 33 is implemented in the device so that data to be stored in the cell can be input in advance.
그러면, 상기와 같이 셀의 데이타를 읽고 난후 그 셀에 데이타를 써넣을 경우에 클럭신호(clk1/clk2)는 하이 상태가 되어 상기 셀에 저장될 데이타를 미리 데이타 레지스터부(23)의 메모리 셀(33)에 저장해 놓게 된다. 그리고 상기 데이타 레지스터부(23)에 저장된 라이트 데이타는 데이타 버스선 (db 라인)으로 출력하는 신호를 만 들어내는 내부 rmw 신호 발생부(22)의 출력신호에 의해 데이타 버스선으로의 출력이 제어된다.Then, when reading data of a cell and writing data to the cell as described above, the clock signal clk1 / clk2 becomes high, and the data to be stored in the cell is stored in advance in the memory cell of the data register unit 23 ( 33). The write data stored in the data register section 23 is controlled by the output signal of the internal rmw signal generation section 22 which generates a signal output to the data bus line (db line). .
한편, 리드 동작이 끝나게 되면 상기 rmw 신호 발생부(22)의 출력노드(N5)는 하이 상태가 되어 트랜지스터(Q7)를 턴-온 시킴으로써 상기 데이타 레지스터(23)에 저장된 데이타를 상기 데이타 버스선 (db 라인)으로 전달하여 셀에 저장하게 된다.On the other hand, when the read operation is completed, the output node N5 of the rmw signal generator 22 becomes high to turn on the transistor Q7 to transfer data stored in the data register 23 to the data bus line ( db line) to store in the cell.
상술한 바와 같이, 본 발명의 리드 모디파이 라이트 동작회로를 소자의 내부에 구현하게 되면 정상적인 동작에서는 데이타 버스선(db 라인)에 실린 셀의 데이타를 리드 드라이버부(15)를 통하여 밖으로 출력하고, 특수한 경우{예, 테스트 모드(test mode)의 경우}에는 즉, 셀의 데이타를 읽어들이고 난후 그 셀에 데이타를 써 넣는 경우에는 소자 내부의 데이타 레지스터에 미리 데이타를 저장시켜두고 있다가 리드 동작이 수행되고 난 후 라이트 동작이 시간의 지연없이 수행되도록 하였다.As described above, when the read modifier write operation circuit of the present invention is implemented inside the device, in the normal operation, data of the cell loaded on the data bus line (db line) is outputted out through the read driver unit 15, In special cases (eg, in test mode), that is, when reading data from a cell and then writing data into the cell, the data is stored in a data register inside the device in advance. After it was performed, the write operation was performed without delay.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027208A KR0135671B1 (en) | 1994-10-25 | 1994-10-25 | Read modify write mode circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027208A KR0135671B1 (en) | 1994-10-25 | 1994-10-25 | Read modify write mode circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015583A KR960015583A (en) | 1996-05-22 |
| KR0135671B1 true KR0135671B1 (en) | 1998-04-24 |
Family
ID=19395769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940027208A KR0135671B1 (en) | 1994-10-25 | 1994-10-25 | Read modify write mode circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0135671B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966343A (en) * | 1997-01-02 | 1999-10-12 | Texas Instruments Incorporated | Variable latency memory circuit |
-
1994
- 1994-10-25 KR KR1019940027208A patent/KR0135671B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015583A (en) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6327188B1 (en) | Synchronous random access memory | |
| KR100365386B1 (en) | Semiconductor memory system, its operation method and maximum delay time measurement method | |
| KR100694440B1 (en) | A semiconductor memory | |
| US7327613B2 (en) | Input circuit for a memory device | |
| KR960004567B1 (en) | Output buffer of semiconductor memory device | |
| KR970017656A (en) | High Speed Semiconductor Memory with Burst Mode | |
| JPH056699A (en) | Static type random access memory device | |
| KR100384775B1 (en) | Method of drive word line and bit line for read and write in quad data rate synchronous sram and circuit of thereof | |
| JPH07254278A (en) | Synchronous memory device with automatic precharging function | |
| JP3681877B2 (en) | Internal clock generation circuit and internal clock generation method for semiconductor device | |
| US6178139B1 (en) | Semiconductor memory device comprised of a double data rate-synchronous dynamic random access memory | |
| US6166970A (en) | Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device | |
| US6356507B1 (en) | Synchronous DRAM using column operation sychronous pulses which are different between read and write | |
| KR100242453B1 (en) | Semiconductor device | |
| US5740121A (en) | Synchronous-type memory | |
| KR0135671B1 (en) | Read modify write mode circuit | |
| JP2000322887A (en) | Synchronous dram semiconductor device with write interrupt writting function | |
| US6442103B1 (en) | Synchronous SRAM device with late write function | |
| KR100374367B1 (en) | Semiconductor memory | |
| US5654934A (en) | Semiconductor memory employing a block-write system | |
| KR100219491B1 (en) | Automatic precharge bank selection circuit | |
| US5499210A (en) | Low power consumption semiconductor memory | |
| JP3176144B2 (en) | Synchronous static memory | |
| KR970010369B1 (en) | Memory apparatus having the function of cache memory | |
| KR0140470B1 (en) | Memory device with the function of cache memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |