KR970049613A - Variable Standby Generator - Google Patents

Variable Standby Generator Download PDF

Info

Publication number
KR970049613A
KR970049613A KR1019950053164A KR19950053164A KR970049613A KR 970049613 A KR970049613 A KR 970049613A KR 1019950053164 A KR1019950053164 A KR 1019950053164A KR 19950053164 A KR19950053164 A KR 19950053164A KR 970049613 A KR970049613 A KR 970049613A
Authority
KR
South Korea
Prior art keywords
standby state
output
counting
terminal
input
Prior art date
Application number
KR1019950053164A
Other languages
Korean (ko)
Other versions
KR0152224B1 (en
Inventor
한종욱
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950053164A priority Critical patent/KR0152224B1/en
Publication of KR970049613A publication Critical patent/KR970049613A/en
Application granted granted Critical
Publication of KR0152224B1 publication Critical patent/KR0152224B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 가변이 가능한 대기 상태 생성 장치에 관한 것으로서, 필요한 대기 상태 입력 데이타를 입력받아 래치하여 출력하는 대기 상태 설정 수단(10);상기 대기 상태 설정 수단(10)으로 부터 대기 상태 입력 데이타를 입력받아 이를 계수하여 출력하는 카운팅 수단(20);및 메모리 및 입/출력 장치 선택 신호를 입력받고, 상기 카운팅 수단(20)의 제어에 의해 대기 상태 출력 신호를 생성하여 출력하는 대기 상태 생성 수단(50)을 구비하여 고속의 프로세서에 저속의 메모리 및 입/출력 장치를 연결하여 사용하는 경우에 설계가 잘못되어 대기 상태의 수의 변경이 필요한 경우나 메모리나 입/출력 장치 또는 소자를 변경하는 경우 등에 어떤 하드웨어적인 변경이 필요없이 소프트웨어나 스위치와 같이 가변이 가능한 하드웨어 소자를 사용하여 간단하게 필요한 대기 상태 수 만큼의 입력 데이타로 변경하여 줄 수 있으므로 대기 상태의 수를 재 조절할 수 있으며, 특히 다른 종류의 장치 또는 드라이버를 교체하여 사용하는 시스템의 경우 매우 효율적인 효과가 있다.The present invention relates to an apparatus for generating a standby state that can be changed, the standby state setting means (10) of receiving and latching required standby state input data; and inputting standby state input data from the standby state setting means (10). Counting means (20) for receiving and counting and outputting the counting means; and a standby state generating means (50) for receiving a memory and an input / output device selection signal, and generating and outputting a standby state output signal under the control of the counting means (20). When a low speed memory and input / output device are connected to a high speed processor, and the design is incorrect and the number of standby states is required, or when changing a memory, input / output device, or device, etc. Simply changeable hardware elements, such as software or switches, without the need for hardware changes The number of standby states can be changed to input data so that the number of standby states can be readjusted, especially in the case of a system using another type of device or driver replaced.

Description

가변이 가능한 대기 상태 생성 장치Variable Standby Generator

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명에 따른 대기 상태 생성 장치의 일실시예 구성도.3 is a configuration diagram of an embodiment of an apparatus for generating a standby state according to the present invention.

제4도는 본 발명에 따른 대기 상태 생성 장치의 타이밍도.4 is a timing diagram of a standby state generating device according to the present invention.

Claims (4)

필요한 대기 상태 입력 데이타를 입력받아 래치하여 출력하는 대기 상태 설정 수단(10);상기 대기 상태 설정 수단(10)으로 부터 대기 상태 입력 데이타를 입력받아 이를 계수하여 출력하는 카운팅 수단(20);및 메모리 및 입/출력 장치 선택 신호를 입력받고, 상기 카운팅 수단(20)의 제어에 의해 대기 상태 출력 신호를 생성하여 출력하는 대기 상태 생성 수단(50)을 구비한 것을 특징으로 하는 가변이 가능한 대기 상태 생성 장치.Standby state setting means (10) for receiving and latching required standby state input data; counting means (20) for receiving and counting standby state input data from the standby state setting means (10); and a memory And a standby state generating means (50) for receiving an input / output device selection signal and generating and outputting a standby state output signal under the control of the counting means (20). Device. 제1항에 있어서, 상기 대기 상태 설정 수단(10)은 임의의 수 n비트의 필요 대기 상태 입력 데이타를 래치하여 상기 카운팅 수단(20)에 출력하는 래치 수단으로 구성된 것을 특징으로 하는 가변이 가능한 대기 상태 생성 장치.2. The variable standby according to claim 1, wherein the standby state setting means (10) is constituted by latch means for latching any number n bits of required standby state input data and outputting it to the counting means (20). State generator. 제1항에 있어서, 상기 대기 상태 생성 수단(30)은 외부의 클럭 신호를 클럭 단자에 입력받고, 메모리 및 입/출력 장치 선택 신호를 데이타 단자에 입력받아 대기 상태 출력 신호를 출력(_Q) 단자를 통해 출력하여 상기 카운팅 수단(20)에 카운팅 시작을 알리고, 상기 카운팅 수단(20)의 출력(Q1~Qn)을 리셋 단자(_R)에 입력받고, CARRY 단자의 출력을 셋 단자(_S)에 입력받아 대기 상태 출력 신호를 출력하는 D-플립플롭 수단으로 구성된 것을 특징으로 하는 가변이 가능한 대기 상태 생성 장치.The terminal of claim 1, wherein the standby state generating means (30) receives an external clock signal to a clock terminal and a memory and input / output device selection signal to a data terminal to output a standby state output signal (_Q) terminal. The counting means 20 informs the counting means 20 of the counting start, the outputs Q1 to Qn of the counting means 20 are input to the reset terminal _R, and the output of the CARRY terminal to the set terminal _S. And a D-flip-flop means for receiving an input and outputting a standby state output signal. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 카운팅 수단(20)의 출력(Q1~Qn)을 부정 논리합하여 출력하는 부정 논리합 게이트 수단(20)과 상기 부정 논리합 게이트(40)의 출력과 상기 D-플립플롭 수단의 출력 단자(Q)의 출력을 입력받아 논리합하여 상기 D-플립플롭 수단의 리셋 단자(_R)에 출력하는 논리합 게이트 수단(50)을 더 구비한 것을 특징으로 하는 가변이 가능한 대기 상태 생성 장치.The output of the negative OR gate means 20 and the negative OR gate 40 according to any one of claims 1 to 3, wherein the negative OR gate means 20 for negatively ORing the outputs Q1 to Qn of the counting means 20 is output. And a logic sum gate means (50) which receives the output of the output terminal (Q) of the D-flip flop means and outputs the logic sum to the reset terminal (_R) of the D-flip flop means. 2 possible standby state generation devices. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950053164A 1995-12-21 1995-12-21 Ready state generating apparatus capable of varying state number KR0152224B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053164A KR0152224B1 (en) 1995-12-21 1995-12-21 Ready state generating apparatus capable of varying state number

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053164A KR0152224B1 (en) 1995-12-21 1995-12-21 Ready state generating apparatus capable of varying state number

Publications (2)

Publication Number Publication Date
KR970049613A true KR970049613A (en) 1997-07-29
KR0152224B1 KR0152224B1 (en) 1998-10-15

Family

ID=19442177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053164A KR0152224B1 (en) 1995-12-21 1995-12-21 Ready state generating apparatus capable of varying state number

Country Status (1)

Country Link
KR (1) KR0152224B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855430B1 (en) * 2002-11-28 2008-09-01 엘지노텔 주식회사 Apparatus for setting a wait time in a system and method thereof

Also Published As

Publication number Publication date
KR0152224B1 (en) 1998-10-15

Similar Documents

Publication Publication Date Title
KR920001518A (en) Semiconductor integrated circuit
KR920018640A (en) LCD driving circuit
KR960025082A (en) Data transmission device
KR920020433A (en) Microcontroller unit
KR970049613A (en) Variable Standby Generator
KR970016939A (en) Random number generator with standby control circuitry that improves the randomness of the number read from the random number generator
KR960015215A (en) Simulation method and apparatus for emulating level sensitive latches with edge trigger latch
KR100278429B1 (en) Micro computer with pulse output function
KR0137522B1 (en) Pulse generator having the variable delay element
KR100305027B1 (en) Retarder
KR100209218B1 (en) Variable frequency clock generation circuit
RU2030115C1 (en) Electronic key of morse code
KR940008855B1 (en) Access timing setting apparatus for i/o device
KR930018586A (en) Semiconductor memory device with address transition detection circuit
KR0176624B1 (en) Data transfer recognizing signal generating apparatus capable of processing variable delays
KR970008874A (en) Rising / falling edge detector
KR970019024A (en) Minimum Pulse Width Detector and Latch
KR960019997A (en) Arbitrary divided clock generation circuit
KR970019083A (en) Up / down counter
KR950015997A (en) Address input buffer circuit
KR950028317A (en) Programmable Frequency Divider Using Memory Devices
KR970013691A (en) Clock Generators for Frequency Conversion Sampling Systems
KR940003188A (en) Synchronous Counter Circuit
KR960043509A (en) System clock generator
KR970013690A (en) Glitch-independent control signal generator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090324

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee