KR970049422A - Hardware device for soaking and recording operation of video signal - Google Patents

Hardware device for soaking and recording operation of video signal Download PDF

Info

Publication number
KR970049422A
KR970049422A KR1019950048326A KR19950048326A KR970049422A KR 970049422 A KR970049422 A KR 970049422A KR 1019950048326 A KR1019950048326 A KR 1019950048326A KR 19950048326 A KR19950048326 A KR 19950048326A KR 970049422 A KR970049422 A KR 970049422A
Authority
KR
South Korea
Prior art keywords
output
outputting
signal
data
value
Prior art date
Application number
KR1019950048326A
Other languages
Korean (ko)
Other versions
KR100202847B1 (en
Inventor
선우명훈
옹수환
이을석
최태영
Original Assignee
선우명훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선우명훈 filed Critical 선우명훈
Priority to KR1019950048326A priority Critical patent/KR100202847B1/en
Publication of KR970049422A publication Critical patent/KR970049422A/en
Application granted granted Critical
Publication of KR100202847B1 publication Critical patent/KR100202847B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration by the use of local operators
    • G06T5/30—Erosion or dilatation, e.g. thinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations

Abstract

본 발명은 영상신호의 불림연산, 녹임연산 등의 수리형태학 연산을 수행하기 위한 하드웨어장치에 관한 것으로, 영상신호 및 그에 원점대칭되는 형태소를 서로 더한 값을 출력하기 위한 복수의 가산수단; 상기 복수의 가산수단에서 출력되는 신호를 일시적으로 저장하기 위한 복수의 저장수단; 상기 복수의 저장수단에 저장된 데이타, 및 궤환된 데이타를 비교하여 가장 큰 값을 출력하기 위한 비교수단; 및 하나의 영상신호를 위한 모든 형태소에 대한 불림연산이 완료되면 상기 비교수단의 출력신호를 불림연산값으로 출력하고, 그렇지 않으면 상기 비교수단의 출력신호를 다시 상기 비교수단의 입력데이타로 궤환시키기 위한 출력수단을 포함함을 특징으로 한다.The present invention relates to a hardware device for performing mathematical morphological operations, such as summation operation, greening operation, etc. of an image signal, comprising: a plurality of addition means for outputting a value obtained by adding an image signal and morphemes symmetric to its origin; A plurality of storage means for temporarily storing the signals output from the plurality of addition means; Comparison means for comparing the data stored in the plurality of storage means and the feedback data to output the largest value; And outputting the output signal of the comparison means as a Boolean calculation value when the summation operation for all the morphemes for one image signal is completed; otherwise, for outputting the output signal of the comparison means back to the input data of the comparison means. It characterized in that it comprises an output means.

본 발명은 그레이-레벨 영상을 가산기를 이용하여 최대값/최소값을 찾아냄으로써 간단한 산술연산으로 기본연산자인 볼림과 녹임을 구현할 수 있으며, 궤환구조로 구성함으로써 형태소의 크기가 기하급수적으로 증가한다 하더라도 그를 위한 하드웨어는 선형적으로 증가할 뿐이다.The present invention can realize the basic operators Bolim and Melt by simple arithmetic operation by finding the maximum value / minimum value using the gray-level image adder. Even though the size of the morpheme increases exponentially, The hardware for this will only increase linearly.

Description

영상신호의 불림 및 녹임연산을 위한 하드웨어장치Hardware device for soaking and recording operation of video signal

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명에 의한 3×3 형태소에 대한 다른 불림연산장치의 구성도를 도시한 도면,1 is a diagram showing the configuration of another Boolean calculation device for 3 × 3 morphemes according to the present invention;

제2도는 본 발명에 의한 3×3 형태소에 대한 다른 불림연산장치의 구성을 도시한 도면,2 is a diagram showing the configuration of another apparatus for computing 3 × 3 morphemes according to the present invention;

제3도는 제1도 또는 제2도에 도시된 불림연산장치에 사용된 비교기의 구성도를 도시한 도면.FIG. 3 is a diagram showing the configuration of a comparator used in the Boolean calculation apparatus shown in FIG. 1 or FIG.

Claims (7)

영상신호를 소정 크기의 형태소에 따라 불림연산하기 위한 장치에 있어서, 영상신호 및 상기 영상신호에 원점대칭되는 형태소를 서로 더한 값을 출력하기 위한, 상기 형태소의 크기에 대응하는 복수의 가산수단; 상기 복수의 가산수단에서 출력되는 신호를 일시적으로 저장하기 위한 복수의 저장수단; 상기 복수의 저장수단에 저장된 데이타, 및 궤환된 데이타를 비교하여 가장 큰 값을 출력하기 위한 비교수단; 및 하나의 영상신호를 위한 모든 형태소에 대한 불림연산이 완료되면 상기 비교수단의 출력신호를 불림연산값으로 출력하고, 그렇지 않으면 상기 비교수단의 출력신호를 다시 상기 비교수단의 입력데이타로 궤환시키기 위한 출력수단을 포함함을 특징으로 하는 영상신호의 불림연산장치.An apparatus for performing a Boolean operation on a video signal according to a morpheme having a predetermined size, comprising: a plurality of addition means corresponding to the size of the morpheme for outputting a value obtained by adding the video signal and the morphemes that are symmetric to the video signal; A plurality of storage means for temporarily storing the signals output from the plurality of addition means; Comparison means for comparing the data stored in the plurality of storage means and the feedback data to output the largest value; And outputting the output signal of the comparison means as a Boolean calculation value when the summation operation for all the morphemes for one image signal is completed; otherwise, for outputting the output signal of the comparison means back to the input data of the comparison means. An apparatus for calculating video signals comprising an output means. 제1항에 있어서, 상기 비교수단은 복수 비트의 디지탈데이타에서 최하위비트부터 입력데이타의 값에 대응하는 비트까지 로직하이로 설정하여 입력데이타를 디지탈데이타로 디코딩하는, 입력데이타의 개수에 대응하는 복수의 디코더수단; 상기 디코더수단들에서 출력되는 디지탈데이타에 대하여, 각 비트데이타별로 논리합하는 논리합수단; 및 상기 논리합수단의 출력데이타에서 논리하이의 값을 가진 비트의 수에 따라 인코딩한 값을 출력하는 인코더수단을 구비함을 특징으로 하는 영상신호의 불림연산장치.The method of claim 1, wherein the comparing means sets a logic high from a least significant bit to a bit corresponding to a value of an input data in a plurality of bits of digital data, and decodes the input data into digital data. Decoder means; Logic OR means for ORing the digital data output from the decoder means for each bit data; And an encoder means for outputting an encoded value according to the number of bits having a logic high value in the output data of the logic sum means. 영상신호를 소정 크기의 형태소에 의하여 녹임연산하기 위한 장치에 있어서, 영상신호 및 영상신호에 대응되는 형태소를 뺀 값을 출력하기 위한, 상기 형태소에 크기에 대응하는 복수의 감산수단; 상기 복수의 감산수단에서 출력되는 신호를 일시적으로 저장하기 위한 복수의 저장수단; 상기 복수의 저장수단에 저장된 데이타, 및 궤환된 데이타를 비교하여 가장 작은 값을 출력하기 위한 비교수단; 및 하나의 영상신호를 위한 모든 형태소에 대한 녹임연산이 완료되면 상기 비교수단의 출력신호를 녹임연산값으로 출력하고, 그렇지 않으면 상기 비교수단의 출력신호를 다시 상기 비교수단의 입력데이타로 궤환시키기 위한 출력수단을 포함함을 특징으로 하는 영상신호의 녹임연산장치.An apparatus for recording and computing an image signal by a morpheme having a predetermined size, the apparatus comprising: a plurality of subtracting means corresponding to a size in the morpheme for outputting a video signal and a value obtained by subtracting the morpheme corresponding to the image signal; A plurality of storage means for temporarily storing the signals output from the plurality of subtraction means; Comparison means for comparing the data stored in the plurality of storage means and the returned data to output the smallest value; And outputting the output signal of the comparing means as the melting operation value when the melting operation for all the morphemes for one image signal is completed, and otherwise returning the output signal of the comparing means back to the input data of the comparing means. An apparatus for melting video signals, characterized in that it comprises an output means. 제3항에 있어서, 상기 비교수단은 복수 비트의 디지탈데이타에서 최하위비트부터 입력데이타의 값에 대응하는 비트까지 로직하이로 설정하여 입력데이타를 디지탈데이타로 디코딩하는, 입력데이타의 개수에 대응하는 복수의 디코더수단; 상기 디코더수단들에서 출력되는 디지탈데이타에 대하여, 각 비트데이타별로 논리합하는 논리합수단; 및 상기논리합수단의 출력데이타에서 논리하이의 값을 가진 비트의 수에 따라 인코딩한 값을 출력하는 인코더수단을 구비함을 특징으로 하는 영상신호의 녹임연산장치.4. The method of claim 3, wherein the comparing means sets a logic high from a least significant bit to a bit corresponding to a value of an input data in a plurality of bits of digital data and decodes the input data into digital data. Decoder means; Logic OR means for ORing the digital data output from the decoder means for each bit data; And encoder means for outputting an encoded value according to the number of bits having a logic high value in the output data of the logical sum means. 영상신호를 소정 크기의 형태소에 의하여 불림연산 및 녹임연산하기 위한 장치에 있어서, 영상신호에 대하여 불림연산 또는 녹임연산을 수행할지의 여부를 결정하는 제어신호를 발생하기 위한 제어신호발생수단; 상기 형태소의 크기에 대응하는 개수를 구비하며, 상기 제어신호에 따라 영사신호 및 상기 영상신호에 원점대칭되는 형태소를 더한 값을 출력하거나, 영상신호 및 상기 영상신호에 대응되는 형태소를 뺀값을 출력하기 위한 복수의 가감산수단; 상기 복수의 가감산수단에서 출력되는 신호를 일시적으로 저장하기 위한 복수의 저장수단; 상기 복수의 저장수단에 저장된 데이타, 및 궤환된 데이타를 비교하여, 상기 제어신호에 따라 가장 큰 값 또는 가장 작은 값을 출력하기 위한 비교수단; 및 하나의 영상신호를 위한 모든 형태소에 대한 연산이 완료되면 상기 비교수단의 출력신호를 출력하고, 그렇지 않으면 상기 비교수단의 출력신호를 다시 상기 비교수단의 입력데이타로 궤환시키기 위한 출력수단을 포함함을 특징으로 하는 영상신호의 불림 및 녹임연산장치.An apparatus for fetching and melting operation of a video signal by a morpheme having a predetermined size, comprising: control signal generating means for generating a control signal for determining whether to perform a Boolean operation or a melting operation on a video signal; A number corresponding to the size of the morpheme, and outputting the projection signal and the image signal plus the symmetry of the origin symmetry, or subtracting the image signal and the morpheme corresponding to the image signal according to the control signal. A plurality of addition and subtraction means for; A plurality of storage means for temporarily storing the signals output from the plurality of addition and subtraction means; Comparison means for comparing the data stored in the plurality of storage means and the feedback data, and outputting a largest value or the smallest value according to the control signal; And output means for outputting the output signal of the comparing means when the calculation for all the morphemes for one video signal is completed, and otherwise returning the output signal of the comparing means back to the input data of the comparing means. A soaking and melting apparatus of an image signal, characterized in that. 제4항에 있어서, 상기 감가산수단은 상기 제어신호에 따라 형태소 중 하나를 선택하여 출력하는 제1먹스수단; 상기 제1먹스의 출력신호에 대하여 2의 보수를 발생하여 출력하는 2의 보수연산수단; 상기 제어신호에 따라 상기 제1먹스의 출력신호 또는 2의 보수연산수단의 출력신호 중 하나를 선택하여 출력하는 제2먹스; 및 영상신호와 상기 제2먹스의 출력신호를 더하여 출력하는 가산기를 구비함을 특징으로 하는 영상신호의 불림 및 녹임연산장치.5. The apparatus of claim 4, wherein the subtracting means comprises: first mux means for selecting and outputting one of the morphemes according to the control signal; Two's complement calculation means for generating a two's complement to the output signal of the first mux and outputting the two's complement; A second mux for selecting and outputting one of an output signal of the first mux or an output signal of two's complement computing means according to the control signal; And an adder for adding and outputting an image signal and an output signal of the second mux. 제5항에 있어서, 상기 비교수다은 복수 비트의 디지탈데이타에서 최하위비트부터 입력데이타의 값에 대응하는 비트까지 로직하이로 설정하여 입력데이타를 디지탈데이타로 디코딩하는, 입력데이타의 개수에 대응하는 복수의 디코더수단; 상기 각 디코더수단의 출력신호를 상기 제어신호와 배타적논리합하여 출력하는 복수의 제1 배타논리합수단; 상기 제1배타논리합수단의 모든 출력신호를 비트별로 서로 논리합하여 출력하는 논리합수단; 상기 논리합수단의 출력신호를 상기 제어신호와 배타적 논리합하여 출력하는 제2배타논리합수단;및 사이 제2배타논리합수단의 출력데이타에서 논리하이의 값을 가진 비트의 수에 따라 인코딩한 값을 출력한 인코더수단을 구비함을 특징으로 하는 영상신호의 불림 및 녹임연산장치.6. The method of claim 5, wherein the comparison is performed by setting the logic high from the least significant bit to the bit corresponding to the value of the input data in the plurality of bits of digital data to decode the input data into digital data. Decoder means; A plurality of first exclusive logic means for outputting the output signal of each decoder means exclusively with the control signal; Logical sum means for outputting all the output signals of the first exclusive logic means by performing logical OR on each bit; A second exclusive logic means for outputting the output signal of the logical sum means exclusively with the control signal and outputting the encoded value according to the number of bits having a logic high value in the output data of the second exclusive logic means; Apparatus for soaking and melting video signals, characterized in that it comprises an encoder means. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950048326A 1995-12-11 1995-12-11 Hardware apparatus for dilation and erosion transformation of image KR100202847B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048326A KR100202847B1 (en) 1995-12-11 1995-12-11 Hardware apparatus for dilation and erosion transformation of image

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048326A KR100202847B1 (en) 1995-12-11 1995-12-11 Hardware apparatus for dilation and erosion transformation of image

Publications (2)

Publication Number Publication Date
KR970049422A true KR970049422A (en) 1997-07-29
KR100202847B1 KR100202847B1 (en) 1999-06-15

Family

ID=19439011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048326A KR100202847B1 (en) 1995-12-11 1995-12-11 Hardware apparatus for dilation and erosion transformation of image

Country Status (1)

Country Link
KR (1) KR100202847B1 (en)

Also Published As

Publication number Publication date
KR100202847B1 (en) 1999-06-15

Similar Documents

Publication Publication Date Title
US4953115A (en) Absolute value calculating circuit having a single adder
KR920019204A (en) Edge Detection Device of Image Processing System
US5898893A (en) Fifo memory system and method for controlling
KR970016931A (en) High speed error or equivalent comparator circuit
US3717871A (en) Keyboard input device
KR20010009500A (en) Random data generator and scrambler using the same
KR930024505A (en) Image motion compensation information output processing device
US6629118B1 (en) Zero result prediction
US4924421A (en) Priority encoding system
KR970049422A (en) Hardware device for soaking and recording operation of video signal
JP3459759B2 (en) Arithmetic decoding device
KR970002596A (en) Carry-Up Adder Using Clock Phase
KR200326695Y1 (en) Digital processor
KR100493053B1 (en) Apparatus for carrying out a saturation of digital data
KR940025287A (en) Image processing method and device
SU1605935A3 (en) Method and apparatus for recoding m-digit coded words
KR0182169B1 (en) Log arithmathic value calculator
KR0172309B1 (en) An improved resistor file control apparatus
JPH08212052A (en) Normalized data generation circuit
KR950015063A (en) Exclusive logical OR operator and method of multivalued logic and binary logic
KR970059919A (en) Remaining calculation method and circuit
KR950010571B1 (en) Rounding circuit
KR100192968B1 (en) Rounding device to minimize round-off error
KR950004130B1 (en) Sampling generating apparatus of variable length coding decoder
KR19980032107A (en) Adder to generate sum and sum + 1 in parallel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020219

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee