KR970032138A - Run length encoder using multiplex - Google Patents

Run length encoder using multiplex Download PDF

Info

Publication number
KR970032138A
KR970032138A KR1019950046548A KR19950046548A KR970032138A KR 970032138 A KR970032138 A KR 970032138A KR 1019950046548 A KR1019950046548 A KR 1019950046548A KR 19950046548 A KR19950046548 A KR 19950046548A KR 970032138 A KR970032138 A KR 970032138A
Authority
KR
South Korea
Prior art keywords
input
run
control means
data
value
Prior art date
Application number
KR1019950046548A
Other languages
Korean (ko)
Inventor
김종한
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950046548A priority Critical patent/KR970032138A/en
Publication of KR970032138A publication Critical patent/KR970032138A/en

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 런길이 부호기에 관한 것으로, 입력되는 영상 데이터를 래치시키는 래치수단(100), 래치수단(100)으로부터 입력되는 데이타를 버퍼링하는 버퍼수단(200), 입력되는 클럭펄스중 한 클럭이 입력될 때마다 버퍼수단(200)으로부터 출력되는 두 개의 데이터중 어느 한 데이터를 선택적으로 출력하는 선택수단(300), 선택수단(300)으로부터 제공되는 상기 데이터가 제로값인 지를 검출하며, 이 검출 결과에 의거하여 인에이블 신호와 라이트신호 및 레벨값을 제공하는 제어수단(400), 제어수단(400)의 인에이블 신호에 의해서 상기 선택수단(300)으로부터 입력되는 제로값(0)을 카운터하며, 제어수단(400)의 라이트신호에 의해서 카운터된 런값을 제공하는 카운터(500), 제어수단(400)의 출력제어신호에 의거하여 카운터된 런값과 제어수단(400)로부터 제공받은 레벨값을 함께 출력하는 출력수단(600)을 구비함으로써 한 클럭에 데이터를 처리함으로써 보다 효율적인 런길이 부호화가 가능한 효과가 있다.The present invention relates to a run length encoder, wherein a latch means (100) for latching input image data, a buffer means (200) for buffering data input from the latch means (100), and one clock of an input clock pulse are input. Each time, the detection means 300 selectively outputs one of the two data output from the buffer means 200, and detects whether the data provided from the selection means 300 is a zero value. A counter value (0) input from the selection means (300) by a control means (400) for providing an enable signal, a write signal, and a level value, and an enable signal of the control means (400), The counter 500 provides a run value countered by the write signal of the control means 400, and the run value countered on the basis of the output control signal of the control means 400 and the level provided from the control means 400. To the effect that more efficient run-length coding is possible by processing the data at a clock by an output means 600 for outputting together.

Description

멀티플렉스를 이용한 런길이 부호기Run length encoder using multiplex

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

도면은 본 발명에 따른 멀티플렉스를 이용한 런-길이 부호기를 도시한 블록 구성도.Figure is a block diagram showing a run-length encoder using a multiplex according to the present invention.

Claims (2)

입력되는 소정의 클럭펄스를 근거로하여 DCT 및 양자화되어 입력되는 영상 데이터를 런길이 부호화하는 장치에 있어서, 입력되는 영상 데이터를 래치시키는 래치수단(100)과; 상기 래치수단(100)으로부터 입력되는 데이터를 버퍼링하는 버퍼수단(200)과; 상기 입력되는 클럭펄스중 한 클럭이 입력될 때마다 상기 버퍼수단(200)으로부터 출력되는 두 개의 데이터중 어느 한 데이터를 선택적으로 출력하는 선택수단(300)과; 상기 선택수단(300)으로부터 제공되는 상기 데이터가 제로값인 지를 검출하며, 이 검출 결과에 의거하여 인에이블 신호와 라이트신호 및 레벨값을 제공하는 제어수단(400)과; 상기 제어수단(400)의 인에이블 신호에 의해서 상기 선택수단(300)으로부터 입력되는 제로값(0)을 카운터하며, 상기 제어수단(400)의 라이트신호에 의해서 카운터된 런값을 제공하는 카운터(500)와; 상기 제어수단(400)의 출력제어신호에 의거하여 상기 카운터(500)로부터 제공되는 카운터된 런값과 상기 제어수단(400)로부터 제공받은 레벨값을 함께 출력하는 출력수단(600)을 구비함을 특징으로 하는 멀티플렉스를 이용한 런길이 부호기.An apparatus for run-length encoding DCT and quantized input image data based on a predetermined clock pulse, comprising: latch means (100) for latching input image data; Buffer means (200) for buffering data input from the latch means (100); Selecting means (300) for selectively outputting any one of two pieces of data output from the buffer means (200) each time one of the input clock pulses is input; Control means (400) for detecting whether the data provided from the selection means (300) is a zero value and providing an enable signal, a write signal, and a level value based on the detection result; The counter 500 counters the zero value (0) input from the selection means 300 by the enable signal of the control means 400 and provides the run value countered by the write signal of the control means 400. )Wow; And output means 600 for outputting together the countered run value provided from the counter 500 and the level value provided from the control means 400 based on the output control signal of the control means 400. Run length encoder using multiplex. 제 1 항에 있어서, 상기 선택수단(300)은 상기 버퍼수단(200)으로부터 출력되는 두 개의 데이터중 어느 한 데이터를 선택적으로 출력하는 멀티플렉서로 구성됨을 특징으로 하는 멀티플렉스를 이용한 런길이 부호기.The run length encoder according to claim 1, wherein the selecting means (300) comprises a multiplexer for selectively outputting any one of two pieces of data output from the buffer means (200). ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950046548A 1995-11-30 1995-11-30 Run length encoder using multiplex KR970032138A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046548A KR970032138A (en) 1995-11-30 1995-11-30 Run length encoder using multiplex

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046548A KR970032138A (en) 1995-11-30 1995-11-30 Run length encoder using multiplex

Publications (1)

Publication Number Publication Date
KR970032138A true KR970032138A (en) 1997-06-26

Family

ID=66593616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046548A KR970032138A (en) 1995-11-30 1995-11-30 Run length encoder using multiplex

Country Status (1)

Country Link
KR (1) KR970032138A (en)

Similar Documents

Publication Publication Date Title
KR940008480A (en) Decoding device for coded image data having parallel structure
NO924074D0 (en) IMAGE SIGNAL CODING DEVICE
KR930022889A (en) Image coding / decoding device
CA2165492A1 (en) Temporally-Pipelined Predictive Encoder/Decoder Circuit and Method
KR930003574A (en) Digital video signal decoding device
KR950002458A (en) Video signal compression / extension device
KR970032138A (en) Run length encoder using multiplex
KR940017121A (en) Variable length code decoding device
KR920702095A (en) Digital Circuit Encoding Binary Information
KR920009094A (en) Digital signal processing device
KR970017474A (en) Coded Data Rearrangement Circuit in Digital Image Coding Device
KR910018191A (en) Print Data Aligner of Serial Printer
KR950022543A (en) Dedicated line selection circuit of digital key phone system
KR970057900A (en) Time information data generator of system encoder
KR960027376A (en) Run processing circuit in run length decoding (RLD)
KR930018953A (en) Pattern insertion circuit for clock phase adjustment and operation mode determination
KR970057934A (en) Variable length decoder
KR920017417A (en) DTMF signal detection device and method
KR970049678A (en) Data path device
KR970057898A (en) Decoding time information generator of system encoder
KR970057954A (en) Output device of motion estimator
KR970051121A (en) FIFO's EMPTY / FULL status detector using the clear bit
KR970057988A (en) State controller for variable length decoder
KR970055594A (en) Logic decoding circuit in PPM communication method
KR970014413A (en) Control device for converting digital planar image data into virtual stereoscopic image data

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination