Claims (8)
제1도전형의 반도체기판(10)상에 형성된 제2도전형의 매몰층(14a)을 통하여 캐소드금속층(32b)과 접촉되는 제2도전형의 싱크영역(24)과, 상기 매몰층상에 형성된 제2도전형의 에피택셜층(16)과, 상기 에피택셜층의 표면에 형성된 제2도전형의 접합층(20) 및, 상기 접합층의 주위에 제1도전형의 가아드 링(28)을 구비한 반도체장치의 구조에 있어서, 애노드금속층(32a)이 상기 접합층(20)과 상기 가이드 링(28)의 적어도 일측에 공통적으로 접촉되고, 상기 접합층과 상기 가아드 링이 p-n접합을 형성하고 있는 것을 특징으로 하는 반도체장치.The second conductive type sink region 24 in contact with the cathode metal layer 32b through the buried layer 14a of the second conductive type formed on the semiconductor substrate 10 of the first conductive type, and the buried layer formed on the buried layer. An epitaxial layer 16 of the second conductive type, a bonding layer 20 of the second conductive type formed on the surface of the epitaxial layer, and a guard ring 28 of the first conductive type around the bonding layer. In the structure of a semiconductor device provided with an anode, an anode metal layer 32a is commonly in contact with at least one side of the bonding layer 20 and the guide ring 28, and the bonding layer and the guard ring are connected to pn. A semiconductor device, which is formed.
제1항에 있어서, 상기 캐소드금속층(32b)과 상기 애노드금속층(32a)은 산화막(30)에 의해서 전기적으로 격리되어 있는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein said cathode metal layer (32b) and said anode metal layer (32a) are electrically isolated by an oxide film (30).
제1항에 있어서, 상기 접합층(20)과 상기 가아드링 (28)은 p-n 접합을 형성하는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein said bonding layer (20) and said guard ring (28) form a p-n junction.
제1항에 있어서, 상기 접합층(20)과 애노드금속층(32a)으로 형성된 다이오드는 고전류에서의 저항성분을 상기 p-n접합으로 보상되는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the diode formed of the junction layer (20) and the anode metal layer (32a) is compensated for by the p-n junction with a resistance component at a high current.
반도체장치의 제조방법에 있어서, 제1도전형의 반도체기판(10)내에 매몰층형성용 마스크를 사용하여 제2도전형의 고농도불순물이온을 주입하여 매몰층(14)을 형성하는 공정과; 상기 매몰층(14)을 포함하는 상기 반도체기판(10)상에 제2도전형의 저농도 에피택셜층(16)을 성장하는 공정과; 상기 에피택셜층(16)내에 금속접합층형성용 마스크를 사용하여 제2도전형의 저농도불순물이온을 주입하여 접합층(20)을 형성하는 공정과; 싱크영역형성용 마스크를 사용하여 제2도전형의 고농도불순물이온을 주입하여 상기 매몰층(14)과의 전기적접촉을 위한 싱크영역(24)을 형성하는 공정과; 불순물주입형성용 마스크를 사용하여 상기 제2도전형의 접합층(20)의 양측에 제1도전형의 고농도불순물이온을 주입하여 가아드 링(28)을 형성하는 공정과; 금속전극을 형성하여, 상기 접합층(20)과 이 접합층(20)의 양측중 적어도 일측에 있는 가아드 링(28)상에 공통적으로 애노드금속층(32a)을 형성하고 그리고 이와동시에 상기 싱크영역(24)상에 캐소드금속층(32b)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.A method of manufacturing a semiconductor device, comprising: forming a buried layer (14) by injecting a high concentration impurity ion of a second conductive type into a semiconductor substrate (10) of a first conductive type using a buried layer forming mask; Growing a low-concentration epitaxial layer (16) of a second conductivity type on the semiconductor substrate (10) including the buried layer (14); Forming a bonding layer (20) by injecting low concentration impurity ions of a second conductivity type using a metal bonding layer forming mask into the epitaxial layer (16); Forming a sink region (24) for electrical contact with the buried layer (14) by implanting a high concentration impurity ion of a second conductivity type using a sink region forming mask; Forming a guard ring (28) by implanting high concentration impurity ions of a first conductivity type into both sides of the second conductive type bonding layer (20) using an impurity implantation forming mask; A metal electrode is formed to form an anode metal layer 32a in common on the guard ring 28 on at least one of the junction layer 20 and both sides of the junction layer 20, and at the same time the sink region. And a step of forming a cathode metal layer (32b) on (24).
제5항에 있어서, 상기 메몰층형성용 마스크, 상기 금속접합층형성용 마스크 또는 싱크형성용 마스크는 패턴화된 산화막인 것을 특징으로 하는 반도체장치의 제조방법.The method of manufacturing a semiconductor device according to claim 5, wherein the mask for forming a layer, the mask for forming a metal junction layer, or the mask for forming a sink are patterned oxide films.
제5항에 있어서, 상기 접합층(20)과 상기 가이드 링(28)은 p-n 접합을 형성하는 것을 특징으로 하는 반도체장치.6. A semiconductor device according to claim 5, wherein said bonding layer (20) and said guide ring (28) form a p-n junction.
제5항에 있어서, 상기 접합층(20)과 상기 애노드금속층(32a)으로 형성된 다이오드는 고전류에서의 저항성분을 상기 p-n접합으로부터 보상되는 것을 특징으로 하는 반도체장치.6. The semiconductor device according to claim 5, wherein the diode formed of the junction layer (20) and the anode metal layer (32a) is compensated for by the p-n junction with a resistance component at high current.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.