KR970019376A - 채널등화기 - Google Patents

채널등화기 Download PDF

Info

Publication number
KR970019376A
KR970019376A KR1019950030275A KR19950030275A KR970019376A KR 970019376 A KR970019376 A KR 970019376A KR 1019950030275 A KR1019950030275 A KR 1019950030275A KR 19950030275 A KR19950030275 A KR 19950030275A KR 970019376 A KR970019376 A KR 970019376A
Authority
KR
South Korea
Prior art keywords
coefficient
filter
output
signal
multiplexer
Prior art date
Application number
KR1019950030275A
Other languages
English (en)
Other versions
KR0147130B1 (ko
Inventor
김명수
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019950030275A priority Critical patent/KR0147130B1/ko
Publication of KR970019376A publication Critical patent/KR970019376A/ko
Application granted granted Critical
Publication of KR0147130B1 publication Critical patent/KR0147130B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

본 발명은 채널 등화기에 관한 것으로 채널등화용 필터와 Correlation용 필터를 하나의 구성으로 하여 하드웨어의 구성을 간략화하고 응용주문형 집적회로를 손쉽게 구현하는 데 적당한 채널 등화기를 제공하기 위한 것이다.
이를 위한 본 발명의 채널 등화기는 입력신호중 선-고스트 및 후-고스트를 제거하여 등화하는 전방향 필터 및 후방향 필터와 상기 전방향 필터에 사용되는 계수에 따라 입력신호를 일정시간 지연시키는 지연수단부와, 등화된 신호중 일정레벨을 제한하여 전송레벨에 맞는 신호만을 출력하는 슬라이서부와, 상기 전송레벨 정합부의 출력신호와 훈련열을 입력하여 이를 선택적으로 출력하는 제1멀티플렉서와, 상기 지연 수단부 및 제1멀티플렉서의 출력을 입력으로 하여 채널등화 모드 또는 코렐레이션 모드중 하나의 모드를 선택하는 제2멀티플렉서와, 상기 전방향 필터 및 후방향 필터에 동기신호를 출력하고 상기 각각의 필터에 의해 등화된 신호 및 에러를 이용하여 계수변환 및 갱신을 수행하는 계수 조정기를 포함하여 구성됨을 특징으로 한다.

Description

채널등화기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 채널 등화기를 간략화 한 도면,
제5도는 본 발명의 채널 등화기의 구성블럭도,
제6도는 본 발명에 따른 게수 조정기의 상세도.

Claims (3)

  1. 입력신호중 선-고스트 및 후-고스트를 제거하여 등화하는 전방향 필터 및 후방향 필터와 상기 전방향 필터에 사용되는 계수에 따라 입력신호를 일정시간 지연시키는 지연 수단부와 등화된 신호중 일정레벨을 제한하여 전송레벨에 맞는 신호만을 출력하는 슬라이서부와 상기 전송레벨 정합부의 출력신호와 훈련열을 입력하여 이를 선택적으로 출력하는 제1멀티플렉서와, 상기 지연수단부 및 제1멀티플렉서의 출력을 입력으로 하여 채널등화 모드 또는 코렐레이션 모드중 하나의 모드를 선택하는 제2멀티플렉서와, 상기 전방향 필터 및 후방향필터에 동기신호를 출력하고, 상기 각각의 필터에 의해 등화된 신호 및 에러를 이용하여 계수변환 및 갱신을 수행하는 계수 조정기를 포함하여 구성됨을 특징으로 하는 채널등화기.
  2. 제1항에 있어서 상기 계수 조정기는 등화된 신호를 입력으로 하여 채널 등화기에 적당한 계수로 변환하고, 필터의 계수를 갱신하는 계수 갱신기와, 상기 계수 갱신기에서 새로운 계수를 구하는 데 있어 DD모드를 선택할 것인지 Correlation에 의해 생성된 값을 이용할 것인지를 선택하는 선택신호 및 각각의 전방향 필터 및 후방향 필터에 동기신호를 출력하는 동기 발생부를 포함하여 구성됨을 특징으로 하는 채널등화기.
  3. 제1항에 있어서, 상기 필터는 동기신호의 제어하에 순차적으로 지연된 입력신호와 일반계수(Co~Cn)와 훈련열(So~Sn)을 입력으로 하여 이중 하나를 선택 출력하는 각각의 멀티플렉서의 출력신호를 믹싱하여, 각각 순차적으로 출력된 신호를 가산하여 출력함을 특징으로 하는 채널등화기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950030275A 1995-09-15 1995-09-15 채널등화기 KR0147130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030275A KR0147130B1 (ko) 1995-09-15 1995-09-15 채널등화기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030275A KR0147130B1 (ko) 1995-09-15 1995-09-15 채널등화기

Publications (2)

Publication Number Publication Date
KR970019376A true KR970019376A (ko) 1997-04-30
KR0147130B1 KR0147130B1 (ko) 1998-09-15

Family

ID=19426977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030275A KR0147130B1 (ko) 1995-09-15 1995-09-15 채널등화기

Country Status (1)

Country Link
KR (1) KR0147130B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452860B1 (ko) * 2000-06-20 2004-10-14 삼성전자주식회사 훈련 신호를 이용한 적응 등화기용 필터 탭 길이 조정장치 및 방법
KR100617778B1 (ko) * 1999-07-07 2006-08-28 삼성전자주식회사 수신신호 열화 보상장치 및 방법
KR100921479B1 (ko) * 2002-10-31 2009-10-13 엘지전자 주식회사 채널 등화기 및 이를 이용한 채널 등화 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617778B1 (ko) * 1999-07-07 2006-08-28 삼성전자주식회사 수신신호 열화 보상장치 및 방법
KR100452860B1 (ko) * 2000-06-20 2004-10-14 삼성전자주식회사 훈련 신호를 이용한 적응 등화기용 필터 탭 길이 조정장치 및 방법
KR100921479B1 (ko) * 2002-10-31 2009-10-13 엘지전자 주식회사 채널 등화기 및 이를 이용한 채널 등화 방법

Also Published As

Publication number Publication date
KR0147130B1 (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US7889786B2 (en) Operating frequency reduction for transversal FIR filter
US8213494B2 (en) Sign-based general zero-forcing adaptive equalizer control
CN103081422B (zh) 用于判决反馈均衡器的自适应电路和方法
US5031194A (en) Wideband digital equalizers for subscriber loops
US7120193B2 (en) Decision feedback equalizer with dynamic feedback control
ATE244966T1 (de) Taktrückgewinnung für ein hochratiges digitales kommunikationssystem beruhehnd auf adaptiven entzerrerimpulsantworteigenschaften
US20170295039A1 (en) Decision feedback equalizer
CN1138251A (zh) 分步间隔均衡电路及方法
JPH02502777A (ja) 拡散性、直線的又は近似的に直線的チヤネル、例えば無線チヤネルの等化を行なう方法及びこの方法を実施する装置
US20160344576A1 (en) Decision feedback equalizer
US7421022B2 (en) Method for robust and stable convergence of blind LMS based adaptation of coefficients for a continuous time FFE-DFE
US7327814B1 (en) Amplitude and bandwidth pre-emphasis of a data signal
KR970017460A (ko) 통신 채널에 대한 시간 영역 필터
KR970019376A (ko) 채널등화기
US8671128B1 (en) Method and apparatus for a finite impulse response filter
CN115956346A (zh) 以低复杂度和循环延迟执行频域均衡的方法和装置
WO2006101159A1 (ja) 信号処理装置および信号処理方法
IE49587B1 (en) Method of reducing phase noise at the receiver end of a data transmission system
KR920003773A (ko) 파형등화 필터장치
KR950026253A (ko) 등화 알고리즘을 선택적으로 사용할 수 있는 등화기
US6704355B1 (en) Method and apparatus to enhance timing recovery during level learning in a data communication system
KR970009689B1 (ko) 디엘엠에스(dlms)의 엘엠에스(lms)화 적응알고리즘 및 이를 이용한 디엘엠에스의 엘엠에스화 적응시스템
KR102507872B1 (ko) 결정 피드백 등화 회로
KR970004523A (ko) Qam 방식을 위한 블라인드 이퀄라이저 및 그 계수 갱신방법
Lee et al. Fast training of fractionally-spaced modified decision feedback equalizer in slow frequency selective fading channels

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee