Claims (6)
반도체장치의 제조방법에 있어서, 반도치기판의 전면에 제1산화막을 형성하는 공정; 상기 제1산화막을 건식식각하여 활성영역에 제1산화막 패턴을 형성하는 공정; 상기 제1산화막 패턴을 마스크로 해 상기 실리콘 기판을 트랜치 에칭하는 공정; 상기 결과물의 전면에 셀 VT조절을 위한 이온주입과 트랜치 사이드웰(Trench side well) 이온주입을 하는 공정; 상기 결과물의 전면에 제2산화물을 형성하는 공정; 상기 제2산화막을 화학기계연마법(Chemicasl Mechernical Polishing, CMP)을 사용하여 평탄화시키는 공정; 상기 결과물의 전면에 게이트 역포토레지스트(Reverse photoresist)를 형성하는 공장; 상기 역포토레지스트를 마스크로 해 상기 제1산화막패턴과 상기 제2산화막을 건식 식각하여, 게이트라인 패턴을 형성하는 공정; 상기 결과물의 전면에 얇은 게이트산화막을 형성하는 공정; 상기 게이트산화막의 전면에 제1도전막을 적층(deposition)하는 공정; 상기 결과물의 전면에 제2도전막을 적층하여 상기 게이트라인 패턴을 필링시키는 공정; 상기 제1도전막과 상기 제2도전막의 일부를 제거하여 게이트라인을 형성하는 공정; 상기 결과물의 전면에 제3산화막을 적층하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.A method of manufacturing a semiconductor device, comprising: forming a first oxide film on an entire surface of a semiconductor substrate; Dry etching the first oxide film to form a first oxide pattern in an active region; Trench etching the silicon substrate using the first oxide pattern as a mask; Performing ion implantation and trench side well ion implantation for cell VT control on the front surface of the resultant; Forming a second oxide on the entire surface of the resultant product; Planarizing the second oxide film by using chemical mechanical polishing (CMP); A factory forming a gate reverse photoresist on the front surface of the resultant product; Forming a gate line pattern by dry etching the first oxide layer pattern and the second oxide layer using the reverse photoresist as a mask; Forming a thin gate oxide film on the entire surface of the resultant product; Depositing a first conductive film on the entire surface of the gate oxide film; Stacking a second conductive film on the entire surface of the resultant to fill the gate line pattern; Removing a portion of the first conductive layer and the second conductive layer to form a gate line; And depositing a third oxide film on the entire surface of the resultant product.
제1항에 있어서, 상기 산화막이 HTO, PE-TEOS, BPSG, USG, Thermal oxide중의 한가지로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein said oxide film is formed of one of HTO, PE-TEOS, BPSG, USG, and Thermal oxide.
제1항에 있어서, 상기 게이트라인의 물질인 상기 제1도전막이 도우핑 된 폴리실리콘으로 형성되고, 상기 제2도전막이 티타늄실리사이드로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.The method of claim 1, wherein the first conductive layer, which is a material of the gate line, is formed of doped polysilicon, and the second conductive layer is formed of titanium silicide.
제1항에 있어서, 상기 제1도전막과 상기 제2도전막의 일부를 제거하는 방법이 에치백건식식각법이나 화학기계연마법중의 한가지로 사용하는 것을 특징으로 하는 반도체장치의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein a part of the first conductive film and the second conductive film is removed using either an etch back dry etching method or a chemical mechanical polishing method.
제1항에 있어서, 상기 제2도전막의 두께는 상기 게이트라인 폭의 절반 이상의 두께로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.The method of claim 1, wherein the second conductive film has a thickness of at least half the width of the gate line.
제1항에 있어서, 상기 제3산화막이 PE, SiH4및 HTO중의 한가지로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein said third oxide film is formed of one of PE, SiH 4 and HTO.