Claims (4)
고집적 CMOS 전계효과 트랜지스터를 제조하는 방법에 있어서, 제1도전형의 반도체 기판상에 패드산화막, 제1질화막을 형성한 후 N-웰 영역을 한정하기 위한 제1마스크 패턴(PR1)을 형성하는 단계; 래치-업 특성의 저하없이 펀치쓰로우 스토퍼(punchthrough stopper) 및 채널 스톱(channel stop) 역할을 동시에 수행할 수 있도록 선택된 이온주입 에너지와 도우즈(does)로 필드 이온주입 공정을 수행하여 상기 기판과 동일한 도전형의 채널을 갖는 트랜지스터가 형성될 제2도전형의 웰을 형성하는 단계; 상기 제2도전형의 웰 위에 노출된 상기 패드산화막을 단차 형성을 위하여 성장시키고 상기 제1질화막 및 패드산화막을 차례로 제거하고 제2산화막과 제2질화막을 형성하는 단계; 활성영역을 한정하기 위한 필드산화막을 형성하는 단계; 및 상기 제1마스크 패턴과 반대의 패턴을 갖는 마스크를 사용하고 리트로그레이드 웰 피크(well peak)를 위한 고에너지 이온주입 공정없이 선택된 이온주입 에너지, 선택된 도우즈(does), 및 선택된 도판트를 사용한 필드 이온주입 공정을 수행하여 제1도전형의 웰을 형성하는 단계로 이루어진 웰 형성방법.A method of manufacturing a highly integrated CMOS field effect transistor, comprising: forming a pad oxide film and a first nitride film on a first conductive semiconductor substrate, and then forming a first mask pattern PR1 for defining an N-well region ; Field ion implantation is performed using ion implantation energy and doses selected to simultaneously perform punchthrough stopper and channel stop without degrading latch-up characteristics. Forming a well of a second conductivity type on which a transistor having a channel of the same conductivity type is to be formed; Growing the pad oxide film exposed on the well of the second conductivity type to form a step, removing the first nitride film and the pad oxide film in order, and forming a second oxide film and a second nitride film; Forming a field oxide film for defining an active region; And using a selected implantation energy, a selected dose, and a selected dopant using a mask having a pattern opposite to the first mask pattern and without a high energy implantation process for a retrodewell well peak. And forming a well of a first conductivity type by performing a field ion implantation process.
상기 제1항에 있어서, 상기 반도체 기판은 (100) 방향의 실리콘이고, 상기 제1도전형의 불순물은 인(P) 및 비소(As)로 이루어진 그룹으로부터 선택되고, 상기 제2도전형의 불순물은 붕소(B)인 것을 특징으로 하는 웰 형성방법.The semiconductor substrate of claim 1, wherein the semiconductor substrate is silicon in a (100) direction, and the impurity of the first conductivity type is selected from the group consisting of phosphorus (P) and arsenic (As), and the impurity of the second conductivity type. Well forming method, characterized in that the boron (B).
제1항에 있어서, 상기 제1도전형의 웰 형성공정 후, 트랜지스터의 역치전압(threshold voltage)를 조절하기 위하여 저농도의 채널 이온주입 공정을 부가하는 것을 특징으로 하는 웰 형성방법.The well forming method according to claim 1, further comprising adding a low concentration channel ion implantation process to adjust the threshold voltage of the transistor after the well-conducting well forming process of the first conductivity type.
제1항에 있어서, 상기 제2도전형의 웰 형성공정 후, 트랜지스터의 역치전압(threshold voltage)를 조절하기 위하여 저농도의 채널 이온주입 공정을 부가하는 것을 특징으로 하는 웰 형성방법.The well forming method according to claim 1, further comprising adding a channel ion implantation process at a low concentration to adjust the threshold voltage of the transistor after the second conductive well forming process.