KR970012181A - Data queue module and its control method - Google Patents

Data queue module and its control method Download PDF

Info

Publication number
KR970012181A
KR970012181A KR1019950024212A KR19950024212A KR970012181A KR 970012181 A KR970012181 A KR 970012181A KR 1019950024212 A KR1019950024212 A KR 1019950024212A KR 19950024212 A KR19950024212 A KR 19950024212A KR 970012181 A KR970012181 A KR 970012181A
Authority
KR
South Korea
Prior art keywords
data
queue
error
control means
processor
Prior art date
Application number
KR1019950024212A
Other languages
Korean (ko)
Other versions
KR0150068B1 (en
Inventor
김성운
윤석한
Original Assignee
양승택
한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구소 filed Critical 양승택
Priority to KR1019950024212A priority Critical patent/KR0150068B1/en
Publication of KR970012181A publication Critical patent/KR970012181A/en
Application granted granted Critical
Publication of KR0150068B1 publication Critical patent/KR0150068B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815Cache consistency protocols
    • G06F12/0831Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1673Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 펜디드 플로토톨 버스(Pended Protocol Bus) 상에서 캐쉬블록 데이터을 전송할 때 발생할 수 있는 전송 에러를 극복하기 위한 전송을 다시 시도할 수 있는 데이터 큐 모듈(data queue module) 및 그 제어 방법에 관한 것으로서, 그 특징은, 데이터를 잠깐 저장해 두고 그 데이터의 입출력을 제어하는 캐쉬저장제어수단과 프로세서를 구비하고 있는 멀티프로세서 시스템에서의 데이터 큐 모듈에 있어서, 소정 크기의 저장 용량을 가지는 큐를 형성하며, 데이터 버스와 캐쉬저장수단의 사시에서 잠시 데이터를 보관하다가 명령에 따라 전송하거나 전송 받는 데이터 큐저장수단과, 에러검사정보를 생성하여 상기 데이터 버스를 통하여 전송될 데이터에 상기 에러검사정보를 부가하거나 전송된 데이터의 에러검사정보를 검사하는 데이터에러처리수단 및 상기 프로세서의 요구에 따라 상기 데이터 큐저장수단과 상기 캐쉬저장수단과 상기 데이터에러처리수단의 동작을 제어하여 전송에러를 극복하게 하는 데이터전송제어수단을 포함하는 데에 있고, 그 다른 특징은, 캐쉬 저장수단과 데이터 큐와 데이터 버스 인터페이스를 구비한 멀티프로세서 시스템의 데이터 큐 제어수단의 제어 방법에 있어서, 상기 데이터 큐 제어수단을 초기화하는 제1과정과, 상기 데이터 큐 제어수단이 프로세서로부터 데이터 전송 요청을 받아 상기 요청에 따라 데이터를 읽거나 쓰는 제2과정과, 상기 데이터 큐 제어수단이 데이터의 전송을 프로세서에 요청하여 데이터를 읽거나 쓰는 제3과정 및 상기 제2과정으로 진행하는 제4과정을 포함하여 전송에러를 극복하게 하는 데에 있으며, 그 효과는 캐쉬 메모리에 되쓰기 위하여 버퍼가 메모리의 소자 속에 포함되어 있지 않고 데이터 큐 모듈 속에 포함되어 있어서 다시 시도할 경우에도 이 블록 데이터를 다시 사용할 수 있다는 데에 있다.The present invention relates to a data queue module and a method of controlling the same, which can retry transmission to overcome transmission errors that may occur when transmitting cache block data on a pending protocol bus. A feature is a data queue module in a multiprocessor system having a processor and a cache storage control means for temporarily storing data and controlling the input / output of the data, and forming a queue having a storage capacity of a predetermined size. Data queue storage means for storing the data for a while in the data bus and cache storage means and transmitting or receiving according to the command, and generating error checking information to add or transmit the error checking information to the data to be transmitted through the data bus. Data error processing means for inspecting error check information of the generated data and said And a data transmission control means for controlling the operation of the data queue storing means, the cache storing means, and the data error processing means so as to overcome the transmission error according to the request of the processor. A method of controlling data queue control means in a multiprocessor system having means, a data queue and a data bus interface, comprising: a first step of initializing the data queue control means, and the data queue control means for requesting a data transmission from the processor; And a second process of reading or writing data according to the request, and a third process of requesting the processor to transmit data to the processor to read or write data and a fourth process of proceeding to the second process. To overcome the transmission error, and the effect is that the buffer is It's not in Mori's device, it's in the data queue module, so you can reuse this block data if you try again.

캐쉬 저장수단과 데이터 큐와 데이터 버스 인터페이스를 구비한 멀티프로세서 시스템의 데이터 제어방법에 있어서 상기 데이터 제어수단을 초기화하는 과정.A data control method of a multiprocessor system having a cache storage means, a data queue, and a data bus interface.

Description

데이터 큐 모듈 및 그 제어방법Data queue module and its control method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 상세 구성도,1 is a detailed configuration diagram of the present invention,

제2도는 본 발명의 제어회로의 상태 천이도.2 is a state transition diagram of the control circuit of the present invention.

Claims (10)

데이터를 잠깐 저장해 두고 그 데이터의 입출력을 제어하는 캐쉬저장제어수단과 프로세서를 구비하고 있는 멀티프로세서 시스템에서의 데이터 큐 모듈에 있어서, 소정 크기의 저장 용량을 가지는 큐를 형성하며, 데이터 버스와 캐쉬저장수단의 사이에서 잠시 데이터를 보관하다가 명령에 따라 전송하거나 전송 받는 데이터 큐저장수단; 에러검사정보를 생성하여 상기 데이터 버스를 통하여 전송될 데이터에 상기 에러검사정보를 부가하거나 전송된 데이터의 에러검사정보를 검사하는 데이터에러처리수단; 및 상기프로세서의 요구에 따라상기 데이터큐저장수단과 상기 캐쉬저장수단과 상기 데이터에러처리수단의 동작을 제어하여 전송에러를 극복하게 하는 데이터전송제어수단을 포함하는 것을 특징으로 하는 데이터 큐 모듈.A data queue module in a multiprocessor system having a processor and a cache storage control means for temporarily storing data and controlling the input and output of the data, wherein the data queue and the cache storage are formed by forming a queue having a storage capacity of a predetermined size. Data queue storage means for storing data temporarily between the means and transmitting or receiving the data according to a command; Data error processing means for generating error checking information and adding the error checking information to data to be transmitted through the data bus or checking error checking information of the transmitted data; And data transmission control means for controlling the operations of the data queue storage means, the cache storage means, and the data error processing means to overcome transmission errors in accordance with a request of the processor. 제1항에 있어서, 상기 데이터전송제어수단, 상기 데이터큐저장수단 및 상기 데이터에러처리수단들과 상기 데어터 버스 사이를 연결하여 데이터를 원활하게 전송할 수 있게 하고 전송 받을 수 있게 하는 데이터버스인터페이스수단을 부가하여 구비하는 것을 특징으로 하는 데이터 큐 모듈.The data bus interface means according to claim 1, wherein the data transmission control means, the data queue storage means, and the data error processing means and the data bus are connected to each other so as to smoothly transmit and receive data. And an additional data queue module. 캐쉬 저장수단과 데이터 큐와 데이터 버스를 구비한 멀티 프로세서 시스템의 데이터 큐 제어수단의 제어방법에 있어서, 상기 데이터 큐 제어수단을 초기화하는 제1과정; 상기 데이터 큐 제어수단이 프로세서로부터 데이터 전송 요청을 받아 요청에 따라 데이터를 읽거나 쓰는 제2과정; 상기 데이터 큐 제어수단이 데이터의 전송을 프로세서에 요청하여 데이터를 읽거나 쓰는 제3과정; 및 상기 제2과정으로 진행하는 제4과정을 포함하여, 전송에러를 극복하게 하는 것을 특징으로 하는 데이터 큐 제어수단의 제어 방법.CLAIMS 1. A method of controlling data queue control means in a multiprocessor system having a cache storage means, a data queue and a data bus, comprising: a first step of initializing the data queue control means; A second step in which the data queue control unit receives a data transmission request from a processor to read or write data according to the request; A third step in which the data queue control means requests a processor to transmit data to read or write data; And a fourth process proceeding to the second process, thereby overcoming a transmission error. 제3항에 있어서, 상기 제2과정이, 상기 프로세서로부터의 데이터 전송 요청이 어떤 요청인가를 판단하는 제1단계; 및 상기 제1단계에서 상기 데이터 전송 요청이 쓰기 요청이라고 판단되면, 상기 캐쉬 저장수단으로부터 데이터를 전송받는 제2단게; 상기 제2단계에서 전송 받은 데이터를 상기 데이터 큐에 저장하는 제3단계로 이루어지는 것을 특징으로 하는 데이터 큐 제어수단의 제어 방법.4. The method of claim 3, wherein the second process comprises: a first step of determining which request is a data transfer request from the processor; And a second step of receiving data from the cache storage means when the data transmission request is determined to be a write request in the first step. And a third step of storing the data received in the second step in the data queue. 제4항에 있어서, 상기 제2단계가, 상기 데이터 큐 제어수단이 데이터의 전송을 상기 캐쉬 저장수단에 요구하는 제1스텝; 상기 캐쉬 저장수단이 데이터를 소정의 수만큼 내보내는 제2스텝; 및 상기 데이터 큐 제어수단의 상기 캐쉬 저장수단에서 내보낸 데이터를 읽는 제3스텝으로 이루어지는 것을 특징으로 하는 데이터 큐 제어수단의 제어 방법.5. The method of claim 4, wherein the second step comprises: a first step of the data queue control means requesting the cache storage means to transmit data; A second step in which the cache storing means sends out a predetermined number of data; And a third step of reading data exported from said cache storage means of said data queue control means. 제5항에 있어서, 상기 제2스텝에서 상기 캐쉬 저장수단이 데이터를 데이터 큐의 깊이에 해당하는 수만큼 내보내는 것을 특징으로 하는 데이터 큐 제어수단의 제어 방법.6. The control method according to claim 5, wherein in the second step, the cache storage means sends out data corresponding to the depth of the data queue. 제3항에 있어서, 상기 제3과정이, 상기 데이터 버스 인터페이스가 상기 데이터 버스를 통해 데이터를 읽을 요청을 하는 제1단계; 상기 데이터 버스의 사용을 허가 받는 제2단계; 상기 데이터 버스를 통하여 전송되는 데이터가 자신의 것인지 아닌지를 판단하는 제3단계; 상기 제3단계에서 상기 전송된 데이터가 자신의 것이라고 판단되면, 자신의 데이터라는 신호를 어서트하는 제4단계; 상기 데이터를 수신하는 제5단계; 상기 데이터에 에러가 있는지 판단하는 제6단계; 상기 제6단계에서 상기 데이터에 에러가 있다고 판단되면, 상기 제1단계로 진행하는 제7단계; 및 상기 제6단계에서 상기 데이터에 에러가 있다고 판단되면, 상기 전송 받은 데이터를상기 캐쉬 저장수단에 저장하는 제8단계로 이루어지는 것을 특징으로 하는 데이터 큐 제어수단의 제어 방법.4. The method of claim 3, wherein the third process comprises: a first step of the data bus interface requesting to read data through the data bus; A second step of allowing use of the data bus; Determining whether the data transmitted through the data bus is own or not; A fourth step of asserting a signal of the own data when it is determined that the transmitted data is own in the third step; A fifth step of receiving the data; A sixth step of determining whether there is an error in the data; A seventh step of proceeding to the first step if it is determined that there is an error in the data in the sixth step; And an eighth step of storing the received data in the cache storage means when it is determined that there is an error in the data in the sixth step. 제3항에 있어서, 상기 제3과정이, 상기 데이터 버스 인터페이스가 상기 데이터 버스를 통해 데이터를 쓸 요청을 하는 제1단계; 상기 데이터 버스의 사용을 허가 받는 제2단계; 상기 데이터 큐로부터 데이터를 읽는 제3단계; 상기 데이터 버스를 통하여 상기 제3단계에서 읽어온 데이터를 전송하는 제4단계; 상기 제4단계에서전송된 데이터를 받은 수신처가 그 전송된 데이터의 에러 유무를 판단하여 그에 따른 신호를 보내는 제5단계;상기 전송한 데이터의 에러 유무에 대한 신호를 수신처로부터 전달받는 제6단게; 상기 제6단계에서 전달받은 신호가 상기 데이터에 에러가 있다는 뜻의 신호이면, 상기 제1단계로 진행하는 제7단계; 및 상기 제6단계에서 전달받은 신호가 상기 데이터에 에러가 있다는 뜻의 신호이면, 상기 제3과정을 종료하는 제8단계로 이루어지는 것을 특징으로 하는 데이터 큐 제어수단의 제어 방법.4. The method of claim 3, wherein the third process comprises: a first step of the data bus interface requesting to write data over the data bus; A second step of allowing use of the data bus; Reading data from the data queue; A fourth step of transmitting the data read in the third step through the data bus; A fifth step of determining whether an error of the transmitted data is received by a destination receiving the data transmitted in the fourth step; and transmitting a signal according to the error; A seventh step of proceeding to the first step if the signal received in the sixth step is a signal indicating that there is an error in the data; And an eighth step of terminating the third process if the signal received in the sixth step is a signal indicating that there is an error in the data. 제7항 또는 제8항에 있어서, 각 데이터와 함께 전송되는 데이터 페리티를 가지고 데이터 전송의 에러여부를 검사하는 것을 특징으로 하는 데이터 큐 제어수단의 제어 방법9. The control method according to claim 7 or 8, wherein an error of data transmission is checked with a data validity transmitted with each data. 제7항 또는 제8항에 있어서, 상기 제7항의 제3단계 또는 상기 제8항의 제3내지 제4단계에서 상기 데이터가 한 패킷씩 상기 데이터 큐의 깊이의 수맡큼 반복하여 전송되는 것을 특징으로 하는 데이터 큐 제어수단의 제어 방법.9. The method of claim 7 or 8, wherein in the third step of the seventh or the third to fourth steps of the eighth, the data is repeatedly transmitted to the depth of the data queue by one packet. A control method of data queue control means. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950024212A 1995-08-05 1995-08-05 Data que module and its control method KR0150068B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950024212A KR0150068B1 (en) 1995-08-05 1995-08-05 Data que module and its control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024212A KR0150068B1 (en) 1995-08-05 1995-08-05 Data que module and its control method

Publications (2)

Publication Number Publication Date
KR970012181A true KR970012181A (en) 1997-03-29
KR0150068B1 KR0150068B1 (en) 1998-10-15

Family

ID=19422950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024212A KR0150068B1 (en) 1995-08-05 1995-08-05 Data que module and its control method

Country Status (1)

Country Link
KR (1) KR0150068B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8745153B2 (en) 2009-02-09 2014-06-03 Apple Inc. Intelligent download of application programs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8745153B2 (en) 2009-02-09 2014-06-03 Apple Inc. Intelligent download of application programs
US10938936B2 (en) 2009-02-09 2021-03-02 Apple Inc. Intelligent download of application programs

Also Published As

Publication number Publication date
KR0150068B1 (en) 1998-10-15

Similar Documents

Publication Publication Date Title
KR950033892A (en) Data processing systems
KR950033893A (en) Data processing systems
US8028116B2 (en) Data transfer apparatus and data transfer method
US20040024949A1 (en) Retry mechanism for blocking interfaces
KR910001522A (en) Data transmission method and data processing system using this method
KR100480605B1 (en) Method of controlling transmitting buffer and receiving buffer of network controller, and the network controller
KR900005287A (en) Data control device and system using it
CN110941578A (en) LIO design method and device with DMA function
US6742142B2 (en) Emulator, a data processing system including an emulator, and method of emulation for testing a system
JP2008015876A (en) Data access system, data access device, data access integrated circuit and data accessing method
US7062588B2 (en) Data processing device accessing a memory in response to a request made by an external bus master
US7130946B2 (en) Configuration and method having a first device and a second device connected to the first device through a cross bar
KR970012181A (en) Data queue module and its control method
KR960025046A (en) Slave Storage Device Access Method and Data Processing System
US20060101173A1 (en) Pin sharing system
US6601147B1 (en) Computer system and method for maintaining an integrated shared buffer memory in a group of interconnected hosts
KR960012355B1 (en) Controller for supporting cache-to-cache data transfer in multiprocessor system
KR940004578B1 (en) Slave board control unit
KR960004059B1 (en) Asynchronous memory system access method
JP3056169B2 (en) Data transmission / reception method and method
KR100278805B1 (en) Data Mediation Device and Method in Multi-Processing System
KR960015586B1 (en) Asserting scheme of transfer failure interrupt in a multiprocessor interrupt requester
KR940002722A (en) Data transfer and synchronization method between CPUs in a system consisting of two CPUs
KR100308146B1 (en) Method for processing message in speech recognition system
JP2001229074A (en) Memory controller and information processor and memory control chip

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee