KR970009854B1 - 능동형 액정표시장치(amlcd)의 구동회로 - Google Patents

능동형 액정표시장치(amlcd)의 구동회로 Download PDF

Info

Publication number
KR970009854B1
KR970009854B1 KR1019940029346A KR19940029346A KR970009854B1 KR 970009854 B1 KR970009854 B1 KR 970009854B1 KR 1019940029346 A KR1019940029346 A KR 1019940029346A KR 19940029346 A KR19940029346 A KR 19940029346A KR 970009854 B1 KR970009854 B1 KR 970009854B1
Authority
KR
South Korea
Prior art keywords
signal
transmission gate
inverter
low
clock signal
Prior art date
Application number
KR1019940029346A
Other languages
English (en)
Other versions
KR960019056A (ko
Inventor
박종철
Original Assignee
엘지전자 주식회사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 이헌조 filed Critical 엘지전자 주식회사
Priority to KR1019940029346A priority Critical patent/KR970009854B1/ko
Publication of KR960019056A publication Critical patent/KR960019056A/ko
Application granted granted Critical
Publication of KR970009854B1 publication Critical patent/KR970009854B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

내용 없음.

Description

능동형 액정표시장치(AMLCD)의 구동회로
제1도는 일반적인 AMLCD 판넬 구동부의 블럭도.
제2도 (a)는 종래 기술에 다른 시프트 레지스터의 회로도.
제2도 (b)는 종래 시프트 레지스터에서 트랜스 미션게이트의 등가회로 및 진리표.
제3도 (a)-(e)는 종래 시프트 레지스터에 따른 동작파형도.
제4도는 본 발명 AMLCD 구동부에 따른 구성블럭도.
제5도는 본 발명에 따른 양방향 시프트 레지스터의 회로도.
제6도는 본 발명에 양방향 시프트 레지스터에 따른 동작파형도.
제7도는 본 발명에 따른 각 트랜스 미션미션게이트의 동작진리표.
* 도면의 주요부분에 대한 부호의 설명
20 : 클럭발생기 30 : 양방향 시프트레지스터
31,33,35,36,38,40,41 : 트랜스 미션게이트 32,,34,37,39 : 인버터
본 발명은 영상 디스플레이(Active Matrix Liquid Crystal Display : AMLCD)의 구동회로에 관한 것으로, 특히 샘플링(sampling) 시간을 정해주는 시피트 레지스터(Shift register)를 양방향으로 동작되도록 하여 영상 디스플레이(AMLCD)의 영상질을 향상시키는데 적당하도록 한 AMLCD 구동회로에 관한 것이다.
일반적으로 영상 디스플레이(AMLCD)에서 한 라인의 영상데이타를 샘플 엔드 홀딩(sample and holding)하거나 디지탈 데이타를 레치(latch) 또는 한 라인 데이타를 순차적으로 샘플링하여 액정 판넬에 인가시 샘플링 시간을 정하기 위해 시프트 레지스터를 사용한다.
시프트 레지스터는 자리이동단자가 있는 레지스터로 그 단자에 시프트 펄스가 발생할 때마다 데이타 내용을 왼쪽 또는 오른쪽으로 한자리씩 순차적으로 이동하는 레지스터를 말하는데 시프트 레지스터는 직렬로 정보를 받아서 병렬로 전송하거나 병렬로 받은 정보를 직렬로 전송하는데 주로 사용된다.
이에 종래의 AMLCD 구동회로에 대해서 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 일반적인 AMLCD 판넬 구동부의 블럭도이고, 제2도 (a)는 종래 시프트 레지스터의 회로도이며, 제2도 (b)는 종래에 따른 트랜스미션게이트(transmission gate)의 등가회로 및 진리표도이고, 제3도 (a)∼(e)는 종래 시프트 레지스터의 입/출력 타임 펄스도로써, 일반적인 AMLCD의 판넬 구동부의 구성은 제1도에 나타낸 바와같이 절연기판상에 n행, m열의 서로 수직하게 배열된 복수개의 화소를 갖는 AMLCD 판넬부(1)와, AMLCD 판넬부(1)를 구동시키기 이한 구동회로부(2)로 구성된다.
그리고 상기 AMLCD
판넬부(1)는 각각 화소행에 대응하는 복수개의 게이트라인(101)과 각각 화소열에 대응하며 상기 게이트라인(101)에 수직하는 복수개의 데이타 라인(102)과 각각의 화소들은 스위칭 소자인 박막 트랜지스터(103)와 표시전극(104)를 구비하여 구성된다.
또한 상기 구동회로부(2)는 동기 신호의 펄스 시간에 따라 순차적으로 데이타라인(102)을 자리이동(왼쪽 또는 오른쪽)되도록 동작하는 제1시프트 레지스터(3)와 각 데이타라인(102)에 공급되는 영상 데이타를 샘플 엔드 홀딩(아날로그 신호) 또는 디지탈 영상데이타를 레치(latch)하여 제1시프트 레지스터(3)의 출력시간에 맞게 영상신호를 출력하는 영상신호획득부(4)와 상기 영상신호획득부(4)의 출력 신호를 AMLCD 판넬부(1)의 구동전압에 따라 레벨시프트하여 AMLCD 판넬부(1)에 인가시키는 레벨 시프트 및 영상신호구동부(5)와, 상기 외부적으로 인가되는 게이트신호를 동기신호에 의해 순차적으로 자리이동(왼쪽 또는 오른쪽)시키는 제1시프트 레지스터(6)와, AMLCD 판넬부(1)의 게이트 구동전압에 따라 상기 제2시프트 레지스터(6)의 출력신호를 레벨 이동시키는 레벨시프트(7)와, 상기 레벨시프트(7)의 출력신호를 AMLCD 판넬부(1)의 게이트라인(101)에 인가하기 위해 일시 저장하는 출력버퍼(8)을 구비하여 구성된다.
그리고 구동회로부(2)에서 상기 제1,2시프트 레지스터(3,6)의 상세한 구조는 제2도 (a)와 같이 자리이동(레프트/라이트) 선택단자의 입력신호에 따라 선택적으로 동작하는 제1,2,3,4 트랜스 미션 게이트(9-a,9-b,9-c,9-d)와, 상기 각 트랜스미션게이트(9)의 출력신호를 각각 위상 반전하여 출력하는 제1,2,3,4, 인버터(10-a,10-b,10-c,10-d)로 구성된다.
이와같이 구성된 종래 시프트 레지스터의 구동방법은 입력신호(D)를 교반적으로 발생하는 클럭신호(X,)에 인가되는 레벨에 따라 선택적으로 출력시키게 되는데, 제2도 (b)에 나타낸 바와 같이 정클럭신호(X)가 하이(High)가 되고, 부클럭신호()가 로우(Low)가 될 때 입력신호(D)가 출력(Q)로 나타나게 된다.
따라서 제1트랜스미션게이트(9-a)의 입력단에 제3도 (a)와 같은 신호를 입력시키고, 제3도 (b)(c)와 같은 클럭신호(X,)을 각각 제1트랜스미션게이트(9-a)에 인가하면 정클럭신호(X)가 하이(High)가 되고, 부클럭신호()가 로우(Low)가 될 때 입력 신호(D)를 출력시켜 제1인버터(10-a)에 인가시킨다.
이어서 제1인버터(10-a)는 입력신호를 위상 발전하여 제3도 (d)와 같이 입력신호(d)가 변화된 신호(Qn)출력시킨 다음이 이 출력신호(Qn)를 정클럭신호가 로우(Low)이고 부신호가 하이(High)일 때 동작하는 제2트랜스미션게이트(9-b)에 인가시키고, 이 제2트랜스미션게이트(9-b)의 출력을 제2인버터(10-b)를 통해 위상 반전하여 출력하면 제3도 (e)와 같이 입력신호(D)에서 오른쪽으로 1클럭시프트되어 출력(Q)하게 된다.
그리고, 제3도 (e)와 같은 신호를 입력으로 하여 오른쪽에서 왼쪽으로 1클럭시프트할 경우, 입력신호(Q)가 트랜스미션게이트(9)를 통과하지 않고 직접 제2,3인버터(10-b,10-c)에 인가되면 제2,3인버터(10-b,10-c)의 특성에 의해 파괴되기 때문에 오른쪽에서 왼쪽으로 시프트되지 않는다.
이와 같은 종래 AMLCD의 시프트 레지스터를 이용하여 AMLCD 판넬부(1)를 구동시키면 데이타를 판넬의 왼쪽에서 오른쪽으로만 시프트시켜 구동시키기 때문에 다른 집적회로와 연결하여 구동시 호환성의 문제점이 발생하였다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로써, 양방향으로 동작하는 시프트 레지스터를 구성하여 영상 디스플레이의 영상질을 향상시키는데 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 AMLCD의 시프트 레지스터의 구성은 AMLCD 구동회로에 있어서, 입력데이타를 선택한 방향(오른쪽 또는 왼쪽)으로 시프트하기 위해 방향 선택에 따라 각각 발생하는 두레벨의 클럭에 의해 선택적으로 구동하는 복수개의 트랜스미션게이트에 입력되는 데이타를 선택된 방향(오른쪽 또는 왼쪽)으로 시프트시키는 양방향 시프트 레지스터를 포함하여 구성됨을 특징으로 한다. 이와 같이 구성된 본 발명 AMLCD의 구동회로에 대해서 첨부된 도면을 참조하여 자세히 설명하면 다음과 같다.
제4도는 본 발명 AMLCD 구동회로에 따른 구성블럭도이고, 제5도는 본 발명에 따른 양방향 시프트 레지스터의 회로도이며 제6도는 본 발명에 따른 클럭 펄스도이고, 제7도는 본 발명에 따른 트랜스미션게이트의 동작진리표로써 본 발명 AMLCD의 구동회로의 구성은 일반적인 AMLCD 구동회로에 있어서 입력데이타를 선택된 방향(오른쪽 또는 왼쪽)으로 시프트하기; 위해서 방향선택(R/L) 신호와 동작클럭(ψ)신호에 의해 방향선택에 따라 위상이 반대인 복수개 클럭신호()를 각각 출력하는 클럭발생기(20)와 상기 클럭발생기(20)의 각 출력신호와 방향선택(R/L)신호에 따라 입력데이타를 선택된 방향으로 이동시키는 양방향 시프트레지스터(30)으로 구성된다.
그리고 상기 양방향 시프트 레지스터(30)의 상세한 구조는 제5도에 나타난 바와 같이 라이트(R)/레프트(L) 선택입력신호가 하이(High)일 때 동작되어 라이트 방향의 클럭신호(ψR)가 하이(High)이고, 인버젼 클럭신호가 로우(Low)일 때 구동하는 제1트랜스미션게이트(31)와 상기 제1트랜스미션게이트에 연결되어 입력신호를 위상 반전하여 출력하는 제1인버터(32)와 상기 제1인버터(32)의 출력단에 연결되어 레프트(L) 방향의 클럭펄스가 하이(high)이고 인버터 클럭펄스가 로우(Low)일 때 동작하는 제2트랜스미션게이트(33)와 상기 제1인버터(32)와 제2트랜스미션게이트(33)에 병렬로 연결되어 입력신호를 위상 반전하여 출력하는 제2인버터(34)와 제2인버터(34)의 출력단에 연결되어 라이트방향(R)의 클럭펄스()가 로우(Low)이고 인버젼 클럭펄스()가 하이(High)일때 동작하는 제3트랜스미션게이트(35)와, 상기 제2트랜스미션게이트(35)와 연결되어 동작 클럭펄스가 로우(Low)이고 인버젼 동작클럭펄스(ψ)가 하이(High)일 때 동작하는 제4트랜스미션게이트(36)와 상기 제4트랜스미션게이트(36)에 연결되어 입력신호를 위상 반전하여 출력하는 제3인버터(37)와 제3인버터(37)의 출력단에 연결되어 레프트 방향(L)의 클럭펄스()가 로우(Low)이고 인버젼 클럭펄스()가 하이(High)일때 동작하는 제5트랜스미션게이트(38)와 상기 제3인버터(37)와 상기 제5트랜스미션게이트(38)에 병렬로 연결되어 입력신호를 위상 반전하여 출력하는 제4인버터(39)와 제4인버터(39)의 출력단에 연결되어 라이트방향(R)의 클럭펄스()가 하이(High)이고 인버젼 클럭펄스()가 로우(Low)일때 동작하는 제6트랜스미션게이트(40)와 상기 제5트랜스미션게이트(38)에 연결되어 라이트방향(R)/레프트(L)선택입력신호가 로우(Low)이고, 레프트 방향(L)의 클럭신호가 하이(High)이며 인버젼 클럭신호가 로우(Low)일때 동작하는 제7트랜스미션게이트(41)로 구성된다.
이와 같이 구성된 본 발명 AMLCD 구동회로에 있어서 양방향 시프트 레지스터의 동작원리는 클럭발생기(20)는 제6도에 나타낸 바와 같이 클럭펄스()와 라이트(R)/레프트(L)입력선택신호(R/L)를 입력으로 하여 트랜스미션게이트를 선택적으로 구동시키는 클럭펄스()신호를 양방향 시프트 레지스터(30)의 각 트랜스미션게이트에 각각 입력시키면 입력 데이타를 선택된 방향으로 시프트시킨다.
예를들어 입력데이타(DR)를 라이트(R)에서 레프트(L)로 시프트하기 위해서는 제1트랜스미션게이트(31)가 라이트(R)/레프트(L), 방향선택신호가 하이(High)상태에서, 클럭신호(ψR)가 하이(High)이고, 인버젼 클럭신호()가 로우(Low)일 때 동작하여 입력신호를 전송하고, 이 전송된 입력신호를 제1인버젼(32)을 통해 위상 반전된 신호를 출력한다.
이때 제3트랜스미션게이트(35)은 라이트방향 클럭신호()가 로우(Low)이고 인버젼 클럭신호()가 하이(High)일때만 동작하는데, 제6도에 나타난 바와 같이 R/L신호가 하이(High)구간에서 클럭신호()는 하이(High)이고, 인버젼 클럭신호()가 로우(Low)가 되기 때문에 동작되지 않는다.
이어서 상기 R/L신호가 하이(High) 구간에서 레프트방향의 클럭(ψL)이 하이(High)이고 인버젼클럭()이 로우(Low)이기 때문에 제1인버젼(32)의 출력신호를 전송시키며, 이 전송된 신호는 동작클럭(ψ)이 로우(Low)이고 인버젼 동작클럭()이 하이(High)일 때 제4트랜스미션게이트(36)를 동작시켜 제2도인버터(37)에 인가된다.
제2인버터(37)는 입력신호를 위상반전하여 제5트랜스미션게이트(38)에 인가시키면 R/L 신호의 하이(High)구간에서 레프트방향클럭()이 로우(Low)이고 인버젼 클럭()이 하이(High)일때 제5트랜스미션게이트(38)를 동작시켜 입력신호를 전송한다.
이때 제6트랜스미션게이트(40)는 R/L 신호의 하이레벨에서 라이트(R)방향의 클럭펄스(ψR)가 하이이고,인버전 클럭펄스(ψR)가 로우일때만 동작됨으로 상기 제6트랜스미션게이트(40)는 동작되지 않는다.
계속해서 상기 제5트랜스미션게이트(38)의 출력신호를 제7트랜스미션게이트(41)의 동작구간에서 전송시키면 입력데이타(DR)가 오른쪽으로 시프트된 신호(QR)을 출력하게 된다.
그리고, 오른쪽에서 왼쪽으로 입력데이타(DL)를 시프트된 신호(QL)로 출력하기 위해서는 상기 제7트랜스미션게이트(41), 제4인버터(39), 제6트랜스미션게이트(40), 제4트랜스미션게이트(36), 제2인버터(34), 제3트랜스미션게이트(35), 제1트랜스미션게이트(31)의 순으로 입력데이타(DL)를 오른쪽으로 시프트시켜 출력(QL)하게 된다.
이와 같은 본 발명 AMLCD의 구동회로는 양방향 시프트 레지스터를 구성하였기 때문에 AMLCD의 판넬을 구동시키는데 용이하다.

Claims (4)

  1. AMLCD 구동회로에 있어서 입력데이탈르 선택된 방향(오른쪽 또는 왼쪽)으로 시프트시키기 위해 방향선택에 따라 각각 발생하는 두레벨의 클럭에 의해 선택적으로 구동하는 복수개의 트랜스미션게이트에 따라 입력되는 데이타를 선택된 방향(오른쪽 또는 왼쪽)으로 시프트시키는 양방향 시프트 레지스터를 포함하여 구성됨을 특징으로 하는 AMLCD의 구동회로.
  2. 제1항에 있어서, 양방향 시프트 레지스터는 라이트/레프트 선택입력신호가 하이(High)상태일 때 동작되어 라이트 방향의 클럭신호(ψR)가 하이(High)이고, 인버젼 클럭신호()가 로우(Low)일 때 구동하여 신호를 전송하는 제1트랜스미션게이트(T1)와, 제1트랜스미션게이트에 연결되어 입력신호를 위상 반전시켜 출력하는 제1인버터와, 상기 제1인버터의 출력단에 연결되어 레프트방향의 클럭신호(ψL)가 하이(high)이고, 인버젼 클럭신호()가 로우(Low)일 때 구동하여 신호를 전송하는 제2트랜스미션게이트(T2)와, 상기 제1인버터와 제2트랜스미션게이트(T2)에 병렬로 연결되어 입력신호를 위상 반전시켜 출력하는 제2인버터와, 제2인버터의 출력단과 연결되어 클럭신호(ψRL)가 로우(Low)이고, 인버젼 클럭신호()가 하이(High)일 때 동작하여 신호를 전송하는 제3트랜스미션게이트(T3)와, 상기 제2트랜스미션게이트(T2)에 연결되어 동작 정클럭펄스(Q)가 로우(Low)이고 인버젼 동작 클럭펄스()가 하이(High)일 때 동작하여 신호를 전송하는 제4트랜스미션게이트(T4)와, 제4트랜스미션게이트(T4)에 연결되어 입력신호를 위상 반전하여 출력하는 제3인버터와, 제3인버터의 출력단과 연결되어 클럭신호(ψLN)가 로우(Low)이고, 인버젼 클럭신호()가 하이(High)일 때 동작하는 제5트랜스미션게이트와 제5트랜스미션게이트에 병렬로 연결되어 입력신호를 위상 반전시켜 출력하는 제4인버터와, 제4인버터의 출력단에 연결되어 라이트방향의 클럭신호(ψR)가 하이(High)이고, 인버젼 클럭신호()가 로우(Low)일 때 동작하여 신호를 전송하는 제6트랜스미션게이트와, 상기 제5트랜스미션게이트에 연결되어 라이트/레프트 선택입력신호가 로우(Low)이고, 레프트 방향의 클럭신호(ψL)가 하이(High)이며 인버젼 클럭신호()가 로우(Low)일때 동작하여 신호를 전송하는 제7트랜스미션게이트로 구성됨을 특징으로 하는 AMLCD의 구동회로.
  3. 제1항 또는 제2항에 있어서, 라이트/레프트 선택입력신호가 하이(High)일 때 순차적으로 상기 제1,2,4,5,7 트랜스미션게이트와 제1,3인버터를 동작시켜 입력데이타(DR)를 왼쪽에서 오른쪽으로 시프트하여 출력(QR)되도록 구성한 것을 특징으로 하는 AMLCD의 구동회로.
  4. 제1항 또는 제2항에 있어서, 라이트/레프트 선택입력신호가 로우(Low)일 때 순차적으로 상기 제7,6,4,3,1 트랜스미션게이트와 제2,4인버터를 동작시켜 입력데이타(QR)를 오른쪽에서 왼쪽으로 시프트하여 출력(DR)되도록 구성한 것을 특징으로 하는 AMLCD의 구동회로.
KR1019940029346A 1994-11-09 1994-11-09 능동형 액정표시장치(amlcd)의 구동회로 KR970009854B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940029346A KR970009854B1 (ko) 1994-11-09 1994-11-09 능동형 액정표시장치(amlcd)의 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940029346A KR970009854B1 (ko) 1994-11-09 1994-11-09 능동형 액정표시장치(amlcd)의 구동회로

Publications (2)

Publication Number Publication Date
KR960019056A KR960019056A (ko) 1996-06-17
KR970009854B1 true KR970009854B1 (ko) 1997-06-18

Family

ID=19397486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029346A KR970009854B1 (ko) 1994-11-09 1994-11-09 능동형 액정표시장치(amlcd)의 구동회로

Country Status (1)

Country Link
KR (1) KR970009854B1 (ko)

Also Published As

Publication number Publication date
KR960019056A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
US5602561A (en) Column electrode driving circuit for a display apparatus
KR0176986B1 (ko) 데이타 구동기
US7190342B2 (en) Shift register and display apparatus using same
KR100339799B1 (ko) 평면 표시 장치의 구동 방법
US6396468B2 (en) Liquid crystal display device
US7274351B2 (en) Driver circuit and shift register of display device and display device
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
US4859998A (en) Apparatus and method for driving signal electrodes for liquid crystal display devices
JP2862592B2 (ja) ディスプレイ装置
KR100713185B1 (ko) 액정표시장치
US6266041B1 (en) Active matrix drive circuit
US5369417A (en) Sample and hold circuit being arranged for easily changing phases of shift clocks
US5400050A (en) Driving circuit for use in a display apparatus
US6765980B2 (en) Shift register
KR940003425B1 (ko) 표시장치의 열전극구동회로
US6727876B2 (en) TFT LCD driver capable of reducing current consumption
KR19990016489A (ko) 싱글 뱅크형 액정표시장치
KR970009854B1 (ko) 능동형 액정표시장치(amlcd)의 구동회로
US7542023B2 (en) Shift register having skip function, and display driver device, display device and electronic instrument using the same
KR890008745A (ko) 화상 표시장치
KR100552906B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR100239445B1 (ko) 디스플레이 소자의 데이터 구동 회로
KR100542689B1 (ko) 박막 트랜지스터 액정표시소자의 게이트 드라이버
KR0147114B1 (ko) 액정표시소자의 구동회로
JP2520169B2 (ja) 表示装置のための駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee