KR970008831A - Phase Modulated Signal Detector with Frequency Error Compensation - Google Patents

Phase Modulated Signal Detector with Frequency Error Compensation Download PDF

Info

Publication number
KR970008831A
KR970008831A KR1019950020003A KR19950020003A KR970008831A KR 970008831 A KR970008831 A KR 970008831A KR 1019950020003 A KR1019950020003 A KR 1019950020003A KR 19950020003 A KR19950020003 A KR 19950020003A KR 970008831 A KR970008831 A KR 970008831A
Authority
KR
South Korea
Prior art keywords
header
output
symbol data
imaginary part
value
Prior art date
Application number
KR1019950020003A
Other languages
Korean (ko)
Other versions
KR0145543B1 (en
Inventor
김명섭
이황수
Original Assignee
이헌일
주식회사 삼 정
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌일, 주식회사 삼 정 filed Critical 이헌일
Priority to KR1019950020003A priority Critical patent/KR0145543B1/en
Publication of KR970008831A publication Critical patent/KR970008831A/en
Application granted granted Critical
Publication of KR0145543B1 publication Critical patent/KR0145543B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3444Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power by applying a certain rotation to regular constellations

Abstract

본 발명은 주파수 오차 보상 기능을 갖는 위상변조신호 검파기로서 수신된 위상 변조 신호에서 헤더를 나타내는 복소수벡터의 실수부와 허수부의 절대값이 같음을 판단하여 헤더를 검출하는 상관부와 헤더가 검출되었을 때 DD 방식에 의해 회전된 각도를 결정하는 회전각도 및 출력 결정부와 회전각도 및 출력 결정부에서 결정된 회전 각도를 DD 방식에 의해 얻어진 심볼 데이타에 적용하여 기존의 프레임 구조에 변화를 주지 않으면서 임의의 θ 값에 대하여도 동작할 수 있도록 데이타를 보상하는 회전 각도 보상부를 구비하여 이루어진다.The present invention is a phase modulated signal detector having a frequency error compensation function, when a correlator and a header for detecting a header are detected by determining that an absolute value of a real part and an imaginary part of a complex vector representing a header is the same in a received phase modulated signal. By applying the rotation angle and the output determination unit which determines the angle rotated by the DD method and the rotation angle determined by the rotation angle and the output determination unit to the symbol data obtained by the DD method, without changing the existing frame structure, and a rotation angle compensator for compensating the data to operate on the θ value.

이 주파수 오차 보상 기능을 갖는 위상변조신호 검파기는 상관부, 회전각도 및 출력 결정부, 회전 각도 보상부를 기본 구성으로 하며, 특히 현재의 위상변조신호 검파기에 널리 사용되고 있는 차등 검파(Differential Detection)방식에서 발생되는 오류를 현저히 감소시킬 수 있는 MDD(Modified Decision Direct)방식을 이용하였다.The phase modulated signal detector with the frequency error compensation function basically consists of the correlator, the rotation angle and output determination unit, and the rotation angle compensator. In particular, in the differential detection method widely used in the current phase modulation signal detector, The MDD (Modified Decision Direct) method was used to significantly reduce errors.

Description

주파수 오차 보상 기능을 갖는 위상변조신호 검파기Phase Modulated Signal Detector with Frequency Error Compensation

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제5도는 본 발명에 따른 MDD 방식에 의한 주파수 오차 보상 기능을 갖는 위상변조신호 검파기.5 is a phase modulated signal detector having a frequency error compensation function by the MDD method according to the present invention.

Claims (6)

주파수 오차 보상 기능을 갖는 위상변조신호 검파기로서, 수신된 위상 변조 신호에서 헤더를 나타내는 복소수 벡터의 실수부와 허수부의 절대값이 같음을 판단하여 헤더를 검출하는 상관부(10)와, 헤더가 검출되었을 때 DD 방식에 의해 회전된 각도를 결정하는 회전각도 및 출력 결정부(20)와, 회전각도 및 출력 결정부(20)에서 결정된 회전 각도를DD 방식에 의해 얻어진 심볼 데이타에 적용하여 기존의 프레임 구조에 변화를 주지 않으면서 임의의 θ 값에 대하여도 동작할 수 있도록 데이타를 보상하는 회전 각도 보상부(30)를 포함하여 이루어지는 주파수 오차 보상 기능을 갖는 위상 변조신호 검파기.A phase modulated signal detector having a frequency error compensation function, comprising: a correlator 10 for detecting a header by judging that the absolute values of the real part and the imaginary part of a complex vector representing a header are the same in the received phase modulated signal, and the header being detected; When the rotation angle and the output determination unit 20 determines the angle rotated by the DD method, and the rotation angle determined by the rotation angle and the output determination unit 20 to the symbol data obtained by the DD method A phase modulated signal detector having a frequency error compensation function comprising a rotation angle compensation unit (30) for compensating data so as to operate on any θ value without changing the structure. 제1항에 있어서, 상기 상관부(10)는, DD 방식에 의한 심볼 데이타의 실수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 실수부를 기준 벡터로 하는 제1상관기(51)와, DD 방식에 의한 심볼 데이타의 허수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 허수부를 기준 벡터로 하는 제2상관기(52)와, DD 방식에 의한 심볼 데이타의 허수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 실수부를 기준 벡터로 하는 제3상관기(53)와, DD 방식에 의한 심볼 데이타의 실수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 허수부를 기준 벡터로 하는 제4상관기(54)와, 제1상관기(51)의 출력과 제2상관기(52)의 출력을 더하여 헤더의 실수부의 값을 출력하는 제1덧셈기(55a)와 제3상관기(53)의 출력과제4상관기(54)의 출력을 반전한 값을 더하여 헤더의 허수부의 값을 출력하는 제2덧셈기(55b)와, 제1덧셈기(55a)의 출력에연결되어 헤더의 실수부의 절대값을 판정하는 제1절대값 판정기(56a)와 제2덧셈기(55b)의 출력에 연결되어 헤더의 허수부의 절대값을 판정하는 제2절대값 판정기(56b)와, 제1 및 제2 절대값 판정기의 출력이 같음을 판별하는 논리 게이트(57)를포함하여 구성되는 것이 특징인 주파수 오차 보상 기능을 갖는 위상 변조신호 검파기.2. The correlation unit (10) according to claim 1, wherein the correlator (10) comprises: a first correlator (51) having a real vector of a header in which a value of a real part of symbol data by a DD method is connected to an input and known as a reference vector; The value of the imaginary part of the symbol data is connected to the input, and the second correlator 52 whose imaginary part of the header is known as a reference vector is connected to the input, and the value of the imaginary part of the symbol data by the DD method is connected to the input. A third correlator 53 having the real part of the header as a reference vector, a fourth correlator 54 having the imaginary part of the header known as a reference vector connected with the input of the value of the real part of the symbol data by the DD scheme; The output of the first adder 55a and the third correlator 53 and the output of the fourth correlator 54 that add the output of the first correlator 51 and the output of the second correlator 52 to output the value of the real part of the header. Add the inverted value to the imaginary part of the header To the output of the first absolute value determiner 56a and the second adder 55b, which are connected to the output of the second adder 55b and the first adder 55a to determine the absolute value of the real part of the header. And a second absolute value determiner 56b connected to determine the absolute value of the imaginary part of the header, and a logic gate 57 for determining that the outputs of the first and second absolute value determiners are the same. Phase modulated signal detector with frequency compensation. 제1항에 있어서, 상기 회전각도 및 출력 결정부(20)는, 상기 상관부(10)의 제1덧셈기(55a)의 출력인 헤더의 실수부로부터 DD 방식에 의해 회전된 각도를 계산하는 제1각도 계산기(58a)와 상기 상관부(10)의 제2덧셈기(55b)의 출력인 헤더의 허수부로부터 DD 방식에 의해 회전된 각도를 계산하는 제2각도 계산기(58b)와, 상기 상관부(10)에서 헤더가검출된 경우에, DD 방식에 의해 회전된 각도가 반영되어 보상된 심볼 데이타의 실수부(R')를 최종 출력 심볼 데이타의 실수부(R)에 스위칭하고, DD 방식에 의해 회전된 각도가 반영되어 보상된 심볼 데이타의 허수부(I')를 최종 출력 심볼 데이타의 허수부(I)에 스위칭하는 제1스위치부(SW1)을 포함하여 구성되는 것이 특징인 주파수 오차 보상 기능을 갖는 위상변조신호 검파기.The method of claim 1, wherein the rotation angle and the output determination unit 20, the first to calculate the angle rotated by the DD method from the real part of the header which is the output of the first adder 55a of the correlator 10 A second angle calculator 58b for calculating the angle rotated by the DD method from the imaginary part of the header, which is the output of the first angle calculator 58a and the second adder 55b of the correlator 10, and the correlator. In the case where the header is detected in (10), the angle rotated by the DD scheme is reflected to switch the real part R 'of the compensated symbol data to the real part R of the final output symbol data. And a first switch part SW1 for switching the imaginary part I 'of the symbol data compensated by reflecting the rotated angle to the imaginary part I of the final output symbol data. Phase modulated signal detector with a function. 제3항에 있어서, 상기 제1 및 제2 각도 계산기(58a, 58b)는, 상기 제1덧셈기(55a)의 출력인 헤더의 실수부의 값이 양수이고 상기 제2덧셈기(55b)의 출력인 헤더의 허수부의 값도 양수인 경우에 DD 방식에 의해 회전된 각도는 "0"이되고, 상기 제1 덧셈기(55a)의 출력인 헤더의 실수부의 값이 음수이고 상기 제2덧셈기(55b)의 출력인 헤더의 허수부의 값이 양수인 경우에 DD 방식에 의해 회전된 각도는 "π/2"가 되고, 상기 제1덧셈기(55a)의 출력인 헤더의 실수부의 값이 음수이고 상기 제2 덧셈기(55b)의 출력인 헤더의 허수부의 값도 음수인 경우에 DD 방식에 의해 회전된 각도는 "π"가 되고, 상기 제1덧셈기(55a)의 출력인 헤더의 실수부의 값이 양수이고 상기 제2 덧셈기(55b)의 출력인 헤더의 허수부의 값이 음수인 경우에 DD 방식에 의해 회전된 각도는 "3π/2"가 되도록 한 것이 특징인 주파수 오차 보상 기능을 갖는 위상변조신호 검파기.4. The header according to claim 3, wherein the first and second angle calculators 58a and 58b have a positive value of the real part of the header which is an output of the first adder 55a and a output of the second adder 55b. If the value of the imaginary part of is also positive, the angle rotated by the DD method becomes "0", and the value of the real part of the header, which is the output of the first adder 55a, is negative and the output of the second adder 55b. If the value of the imaginary part of the header is positive, the angle rotated by the DD method becomes "π / 2", and the value of the real part of the header which is the output of the first adder 55a is negative and the second adder 55b If the value of the imaginary part of the header, which is the output of N, is also negative, the angle rotated by the DD method becomes "π", and the value of the real part of the header, which is the output of the first adder 55a, is positive and the second adder ( When the imaginary part of the header which is the output of 55b) is negative, the angle rotated by the DD method is set to be "3π / 2". Phase modulated signal detector with characteristic frequency error compensation. 제1항에 있어서, 상기 회전 보상부(30)는, 상기 회전각도 및 출력 결정부(20)에서 계산된 DD 방식에 의해회전된 각도를 DD 방식에 의해 얻어진 심볼 데이타에 반영하는 보상기(59a, 59b, 59c, 59d)와, 각각의 보상기에서 DD 방식에 의해 회전된 각도를 보상시킨 심볼 데이타의 실수부(R")와 허수부(I")가 출력단의 실수부(R')와 허수부(I')에 연결되도록 스위칭하는 제2스위치부(SW2)를 포함하여 구성되는 것이 특징인 주파수 오차 보상 기능을 갖는 위상변조신호 검파기.The compensator 59a of claim 1, wherein the rotation compensator 30 reflects the rotation angle and the angle rotated by the DD method calculated by the output determining unit 20 to the symbol data obtained by the DD method. 59b, 59c, 59d), and the real part R "and the imaginary part I" of the symbol data which compensated the angle rotated by the DD method in each compensator are the real part R 'and the imaginary part of the output terminal. And a second switch unit (SW2) for switching so as to be connected to (I '). 제4항에 있어서, 상기 보상기(59a, 59b, 59c, 59d)는, DD 방식에 의한 심볼 데이타의 실수부를 부호의 반전없이 실수부(R)에 연결하고, DD 방식에 의한심볼 데이타의 허수부를 부호의 반전없이 허수부(I)에 연결하는 제1보상기(59a)와, DD 방식에 의해 회전된 각도가 "π/2"인경우에 MDD 방식에 의한 심볼 데이타는 DD 방식에 의한 심볼 데이타의 실수부를 부호를 반전시켜 허수부(I)에 연결하고, DD 방식에 의한 심볼 데이타의 허수부를 부호의 반전없이 실수부(R)에 연결하는 제2보상기(59b)와, DD 방식에 의해 회전된 각도가 "π"인 경우에 MDD 방식에 의한 심볼 데이타는 DD 방식에 의한 심볼 데이타의 실수부를 부호를 반전시켜 실수부(R)에 연결하고, DD 방식에 의한 심볼 데이타의 허수부를 부호를 반전시켜 허수부(I)에 연결하는 제3보상기(59c)와, DD방식에 의해 회전된 각도가 "3π/2"인 경우에 MDD 방식에 의한 심볼 데이타는 DD 방식에 의한 심볼 데이타의 실수부를 부호의 반전없이 허수부(I)에 연결하고, DD 방식에 의한 심볼 데이타의 허수부를 부호를 반전시켜 실수부(R)에 연결하는 제4보상기(59d)를 포함하는 것이 특징인 주파수 오차 보상 기능을 갖는 위상변조신호 검파기.The DD of claim 4, wherein the compensators 59a, 59b, 59c, and 59d connect the real part of the symbol data by the DD method to the real part R without inversion of the sign, and the imaginary part of the symbol data by the DD method. The symbol data by the MDD method is a real number of symbol data by the DD method when the first compensator 59a connected to the imaginary part I without the inversion of the sign and the angle rotated by the DD method are "π / 2". A second compensator 59b for inverting the sign to the imaginary part I and connecting the imaginary part of the symbol data by the DD method to the real part R without inversion of the sign, and the angle rotated by the DD method. Is "π", the symbol data of the MDD method is connected to the real part R by inverting the sign of the symbol data of the DD method, and the imaginary part of the symbol data of the DD method is inverted. The third compensator 59c connected to the unit I and the angle rotated by the DD method In the case of "3π / 2", the symbol data of the MDD method is connected to the imaginary part I of the symbol data of the DD method without inversion of the sign, and the imaginary part of the symbol data of the DD method is inverted. A phase modulated signal detector having a frequency error compensation function, characterized in that it comprises a fourth compensator (59d) connected to the real part (R). ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950020003A 1995-07-07 1995-07-07 Phase modulation detector KR0145543B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950020003A KR0145543B1 (en) 1995-07-07 1995-07-07 Phase modulation detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020003A KR0145543B1 (en) 1995-07-07 1995-07-07 Phase modulation detector

Publications (2)

Publication Number Publication Date
KR970008831A true KR970008831A (en) 1997-02-24
KR0145543B1 KR0145543B1 (en) 1998-08-17

Family

ID=19420091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020003A KR0145543B1 (en) 1995-07-07 1995-07-07 Phase modulation detector

Country Status (1)

Country Link
KR (1) KR0145543B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706217B1 (en) * 2003-03-19 2007-04-12 가부시키가이샤 아드반테스트 Wave detection device, method, and recording medium

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2007111185A (en) * 2007-03-27 2008-10-10 Корпораци "Самсунг Электроникс Ко., Лтд." (KR) DEVICE FOR PHASE ERROR CORRECTION IN ELECTRIC SIGNAL AMPLIFIERS

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706217B1 (en) * 2003-03-19 2007-04-12 가부시키가이샤 아드반테스트 Wave detection device, method, and recording medium

Also Published As

Publication number Publication date
KR0145543B1 (en) 1998-08-17

Similar Documents

Publication Publication Date Title
US9094122B2 (en) Signal equalizer in a coherent optical receiver
JPH03274844A (en) Circuit for detecting delay of psk modulation signal
KR970008831A (en) Phase Modulated Signal Detector with Frequency Error Compensation
US6111921A (en) Estimator of error rate
KR970004332A (en) Interpolation device
US7751518B2 (en) System and method for executing preamble detection, symbol timing recovery, and frequency offset estimation
KR970056159A (en) Digital Communication Synchronizer
AU2002223832A1 (en) Method and apparatus for estimating the phase of a signal
US7864886B2 (en) Phase calculation apparatus using binary search
JP2882463B2 (en) VOX judgment device
JP4970283B2 (en) High memory efficiency sliding window addition
KR970022805A (en) Approximation Method and Circuit of Log
JP2927278B2 (en) Discontinuous signal interpolation circuit
CN114663990B (en) Intermediate frequency combining method suitable for improving sensitivity of ETC antenna
JPH06209342A (en) Synchronizing symbol detecting circuit
JP3332074B2 (en) Clock phase detector and clock phase detection method
KR950022251A (en) Phase error detector
JPS63260245A (en) Digital signal transmission method
JPH03248076A (en) Cfar circuit
KR940017248A (en) 4-phase differential quadrature shift keying modulator
JPH0918534A (en) Delay detector
JP3826387B2 (en) Phase difference detection circuit and phase synchronization circuit using the same
KR960027847A (en) Phase Compensation Method of Echo Cancellation Circuit for Phase Compensation
KR960020504A (en) Error Determination Method and Apparatus of GE Transmission System Phase Tracker
KR970062721A (en) Method for removing low-speed mobile clutter in a radar system and apparatus therefor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030506

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee