KR970008623B1 - Double speed control device for vcr - Google Patents
Double speed control device for vcr Download PDFInfo
- Publication number
- KR970008623B1 KR970008623B1 KR1019940015350A KR19940015350A KR970008623B1 KR 970008623 B1 KR970008623 B1 KR 970008623B1 KR 1019940015350 A KR1019940015350 A KR 1019940015350A KR 19940015350 A KR19940015350 A KR 19940015350A KR 970008623 B1 KR970008623 B1 KR 970008623B1
- Authority
- KR
- South Korea
- Prior art keywords
- speed
- double speed
- frame
- multiplexer
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/783—Adaptations for reproducing at a rate different from the recording rate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
- G11B27/032—Electronic editing of digitised analogue information signals, e.g. audio or video signals on tapes
Abstract
Description
제1도는 본 발명에 따른 배속재생 제어장치의 블럭도.1 is a block diagram of a double speed reproduction control apparatus according to the present invention.
제2도는 제1도에 도시된 시프트레지스터의 구현예.2 is an embodiment of the shift register shown in FIG.
제3도는 제1도에 도시된 디멀티플렉서와 멀티플렉서의 동작관계를 설명하기 위한 도면.3 is a view for explaining the operation relationship between the demultiplexer and the multiplexer shown in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
101 : 선택기102 : 디멀티플렉서101: selector 102: demultiplexer
103,104,105 : 제1~3아날로그/디지탈변환기103,104,105: First to third analog / digital converter
106,107,108 : 제1~3메모리109 : 멀티플렉서106,107,108: 1st ~ 3rd memory 109: Multiplexer
110 : 시프트레지스터111 : 디지탈/아날로그신호변환기110: shift register 111: digital / analog signal converter
112 : 디스플레이부113 : 아날로그/디지탈신호변환기112: display unit 113: analog / digital signal converter
본 발명은 비디오카세트레코더에 있어서 배속재생 제어장치에 관한 것으로, 특히 배속재생으로 인하여 디스플레이되는 화면상에 발생되는 노이즈바(Noise-bar)를 제거하기 위한 배속재생 제어장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a speed playback control apparatus for a video cassette recorder, and more particularly, to a speed playback control apparatus for removing a noise bar generated on a screen displayed due to speed playback.
영상신호 및 오디오신호를 기록/재생하는 비디오카세트레코더에 있어서 배속재생은 노멀(Normal) 재생보다 빠르게 재생하는 기능으로서, 종래에는 정해진 배속수만큼의 트랙을 횡절하면서 테이프에 기록되어 있는 데이터를 픽업하여 재생하였다. 예를 들어 3배속인 경우에는 3개의 트랙을 1프레임기간동안 횡절하면서 데이터를 픽업하여 재생하였고, 9배속인 경우에는 9개의 트랙을 1프레임기간동안 횡절하면서 데이터를 픽업하여 재생하였다. 이와 같은 처리로 인하여, 트랙간의 횡절지점(즉, 헤드의 RF(Radio Frequency) 엔벨로프 출력이 크로스(Closs)되는 지점)에서 노이즈가 발생되어 재생되는 화면상에 노이즈가 발생되는 문제가 있었다.In video cassette recorders that record / play back video and audio signals, double speed playback is faster than normal playback, and conventionally picks up data recorded on a tape while traversing tracks of a predetermined speed. Regenerated. For example, at 3x speed, three tracks are picked up and reproduced while tracing for one frame period, and at 9x speed, nine tracks are picked up and reproduced while tweaking for one frame period. Due to such a process, there is a problem in that noise is generated at a transverse point between tracks (that is, a point where the RF (Radio Frequency) envelope output of the head crosses) and noise is generated on the reproduced screen.
따라서 본 발명의 목적은 비디오카세트레코더에 있어서 배속재생수만큼의 메모리를 구비하여 배속재생시 재생되는 화면상에 노이즈바가 발생되지 않도록 배속재생을 제어하기 위한 배속재생제어장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a double speed reproduction control apparatus for controlling double speed reproduction such that a noise bar is not generated on a screen reproduced during double speed reproduction by having a memory as many times as high speed reproduction in a video cassette recorder.
상기 목적을 달성하기 위하여 본 발명의 장치는 재생되는 영상신호를 디스플레이하기 위한 디스플레이부를 구비하는 비디오카세트레코더의 배속재생 제어장치에 있어서; 사용자에 의해 제어되는 배속수만큼의 프레임데이터를 프레임단위로 분리하여 저장하기 위한 저장부; 재생처리된 영상신호를 프레임단위로 저장부로 선택적으로 전송하기 위한 디멀티플렉서; 저장부에 저장된 데이터를 제어된 배속으로 디스플레이부로 전송하기 위한 멀티를렉서; 사용자에 의해 소정수의 배속재생 제어명령이 인가되면, 재생처리된 영상신호를 디멀티플렉서로 전송하고, 배속재생 제어명령이 인가되지 않으면, 재생처리된 영상신호를 디스플레이부로 전송하기 위한 선택기를 포함함을 특징으로 한다.In order to achieve the above object, the apparatus of the present invention is a double speed playback control apparatus of a video cassette recorder having a display unit for displaying a video signal to be reproduced; A storage unit for dividing and storing frame data corresponding to a double speed controlled by a user in units of frames; A demultiplexer for selectively transmitting the reproduced video signal to the storage unit on a frame-by-frame basis; A multiplexer for transmitting the data stored in the storage to the display at a controlled speed; And a selector for transmitting the reproduced video signal to the demultiplexer when a predetermined number of speed reproduction control commands are applied by the user, and transmitting the reproduced image signal to the display unit if the reproduction speed control command is not applied. It features.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the present invention.
제1도는 비디오카세트레코더에 있어서 본 발명에 따른 배속재생 제어장치의 블럭도로서, 3배속재생이 경우를 예로 든 것이다.FIG. 1 is a block diagram of a double speed reproduction control apparatus according to the present invention in a video cassette recorder.
제1도에 도시된 3배속재생 제어장치는 사용자에 의해 3배속제어명령이 인가되었는지에 따라 인가된 영상신호를 선택적으로 출력하기 위한 선택기(101), 선택기(101)에서 출력되는 영상신호를 프레임단위로 선택적으로 출력하기 위한 디멀티플렉서(102), 디멀티플렉서(102)로부터 출력되는 아날로그형태의 영상신호를 프레임단위로 디지탈신호로 변환하기 위한 아날로그/디지탈신호변환부(113), 아날로그/디지탈신호변환부(113)로부터 출력되는 영상신호를 프레임단위로 분리 저장하기 위한 메모리부(114), 메모리부(114)에 저장되어 있는 모든 프레임데이터를 정해진 배속으로 후술한 디지탈/아날로그신호 변환부(111)로 전송하기 위한 멀티플렉서(109), 제어된 배속제어명령에 따른 배속주파수(3f0)에 동기되어 멀티플렉서(109)의 인에이블상태를 제어하기 위한 시프트레지스터(110), 멀티플렉서(109)로부터 출력되는 영상신호를 아날로그신호로 변환하기 위한 디지탈/아날로그신호변환부(111), 디지탈/아날로그신호변환부(111) 또는 선택기(101)로부터 전송되는 영상신호를 디스플레이하기 위한 디스플레이부(112)로 이루어진다. 특히 아날로그/디지탈신호변환부(113)는 제1도가 3배속재생인 경우이므로, 3개의 A/D 변환기(103,104,105)로 구성되고, 메모리부(114) 역시 3개의 메모리(106,107,108)로 구성된다. 따라서 배속재생 제어장치가 N 배속인 경우에는 아날로그/디지탈신호변환부(113)내의 아날로그/디지탈변환기가 N개 존재하게 되고, 메모리부(114)내의 메모리 역시 N재가 존재하게 된다.The apparatus for controlling triple play speed as shown in FIG. Demultiplexer 102 for selectively outputting in units, analog / digital signal converter 113, analog / digital signal converter for converting analog video signals output from demultiplexer 102 into digital signals on a frame-by-frame basis A memory unit 114 for separately storing the video signal output from 113 in units of frames, and all the frame data stored in the memory unit 114 to the digital / analog signal converter 111 described later at a predetermined double speed. The multiplexer 109 for transmission and the time for controlling the enable state of the multiplexer 109 in synchronization with the double speed frequency 3f0 according to the controlled double speed control command. Images transmitted from the digital / analog signal converter 111, the digital / analog signal converter 111 or the selector 101 for converting the video signal output from the presistor 110, the multiplexer 109 into an analog signal And a display unit 112 for displaying a signal. In particular, the analog / digital signal converter 113 is composed of three A / D converters 103, 104, and 105, and the memory unit 114 is also composed of three memories 106, 107, and 108, since the first degree is three times the speed reproduction. Therefore, when the double speed reproduction control device is N speed, N analog / digital converters in the analog / digital signal converter 113 are present, and N material is also present in the memory 114.
상술한 바와 같이 구성된 제1도의 동작은 다음과 같다.The operation of FIG. 1 configured as described above is as follows.
재생이 가능하도록 처리된 영상신호가 배속재생 제어장치로 인가되면, 선택기(101)로 전송된다. 이 때, 사용자에 의해 3배속 제어명령이 인가되지 않은 경우에 선택기(101)는 인가된 재생처리된 영상신호를 디스플레이부(112)로 바로 전송하여 디스플레이되도록 한다. 그러나 3배속 제어명령이 인가되면, 인가된 재생처리된 영상신호를 디멀티플렉서(102)로 전송한다.When the video signal processed to be reproduced is applied to the double speed reproduction control device, it is transmitted to the selector 101. At this time, when the 3x speed control command is not applied by the user, the selector 101 transmits the applied reproduced processed video signal directly to the display unit 112 to be displayed. However, when the 3x speed control command is applied, the applied reproduced video signal is transmitted to the demultiplexer 102.
디멀티플렉서(102)는 f0 주파수에 동기되어 선택기(101)로부터 전송된 영상신호를 1프레임단위로 출력한다. 여기서 f0 주파수는 한 화면(1프레임분의 데이터)을 테이프로부터 픽업할 때 소요되는 시간에 대응되는 주파수로서, 약 30Hz가 된다. 따라서 디멀티플렉서(102)는 f0가 발생할 때마다 인가되는 영상신호가 출력되는 단자를 교체하여 출력한다. 즉, 제2도에 도시된 바와 같이 1번째 f0(f01)신호가 인가되면 인가된 영상신호를 아날로그/디지탈신호변환부(113)의 제1아날로그/디지탈신호변환기(103)로 전송하고, 2번째 f0(f02)신호가 인가되면 인가된 영상신호를 제2아날로그/디지탈신호변환기(104)로 전송하고, 3번째 f0(f03)신호가 인가되면 인가된 영상신호를 제3아날로그/디지탈신호변환기(105)로 전송한다. 따라서 제1~3아날로그/디지탈신호변환기(113)는 1프레임단위로 영상신호를 디지탈신호로 변환하기 위한 것이다.The demultiplexer 102 outputs the video signal transmitted from the selector 101 in units of one frame in synchronization with the frequency f0. The frequency f0 is a frequency corresponding to the time required for picking up one screen (one frame of data) from the tape and becomes about 30 Hz. Accordingly, the demultiplexer 102 replaces and outputs a terminal to which an image signal to be applied is output whenever f0 occurs. That is, as shown in FIG. 2, when the first f0 (f0 1 ) signal is applied, the applied video signal is transmitted to the first analog / digital signal converter 103 of the analog / digital signal converter 113, When the second f0 (f0 2 ) signal is applied, the applied video signal is transmitted to the second analog / digital signal converter 104. When the third f0 (f0 3 ) signal is applied, the applied video signal is transmitted to the third analog / digital signal. Transmit to digital signal converter 105. Accordingly, the first to third analog / digital signal converters 113 are for converting an image signal into a digital signal in units of one frame.
제1아날로그/디지탈신호변환기(103)에서 변환된 데이터는 메모리부(114)의 제1메모리(106)로 전송되고, 제2아날로그/디지탈신호변환기(104)에서 변환된 데이터는 제2메모리(107)로 전송되고, 제3아날로그/디지탈신호변환기(105)에서 변환된 데이터는 제3메모리(108)로 전송된다.The data converted by the first analog / digital signal converter 103 is transferred to the first memory 106 of the memory unit 114, and the data converted by the second analog / digital signal converter 104 is converted into the second memory ( 107, and the data converted by the third analog / digital signal converter 105 are transferred to the third memory 108.
메모리부(114)내의 제1~3메모리(106~108)들 역시 각각 한 화면을 저장할 수 있는 용량(약 4M 바이트)으로 이루어져 제1~3아날로그/디지탈신호변환기(103~105)로부터 출력되는 데이터를 기록하고 읽는다. 아날로그/디지탈신호변환부(113)로 인가되는 영상신호가 제1~3메모리(106~108)에 모두 저장되면, 제1메모리(106)로부터 순차적으로 읽혀져 멀티플렉서(109)로 전송된다. 멀티플렉서(109)는 제2도에 도시된 바와 같이 3배속으로 인가도는 인에이블제어신호에 동기되어 제1~3메모리(106~108)로부터 인가되는 영상신호를 선택적으로 출력한다.The first to third memories 106 to 108 in the memory unit 114 also have a capacity (about 4M bytes) for storing one screen, respectively, and are output from the first to third analog / digital signal converters 103 to 105. Record and read data. When all the video signals applied to the analog / digital signal converter 113 are stored in the first to third memories 106 to 108, they are sequentially read from the first memory 106 and transmitted to the multiplexer 109. The multiplexer 109 selectively outputs an image signal applied from the first to third memories 106 to 108 in synchronization with the enable control signal applied at three times as shown in FIG.
멀티플렉서(109)로 인가되는 인에이블 제어신호는 시프트레지스터(110)로부터 제공된다. 시프트레지스터(110)는 제3도에 도시된 바와 같이 9비트의 '111000000' 데이터로 구성되어, 링카운터와 같이 인가되는 3배속 주파수(3f0)에 동기되어 1비트씩 우측으로 시프트하여 최하위비트를 인에이블 제어신호로 출력한다. 멀티플렉서(109)는 시프트레지스터(110)로부터 출력되는 데이터가 하이레벨신호일 때, 인에이블상태가 된다. 따라서 멀티플렉서(109)는 제2도의 t=6에서 제1모메리(106)에 저장되어 있던 영상신호를 다음단의 디지탈/아날로그 신호 변환기(111)로 전송하고, t=7에서 제2메모리(107)에 저장되어 있던 영상신호를 다음단의 디지탈/아날로그 신호 변환기(111)로 전송하고, t=8에서 제3메모리(108)에 저장되어 있던 영상신호를 다음단의 디지탈/아날로그신호변환기(111)로 전송한다.The enable control signal applied to the multiplexer 109 is provided from the shift register 110. The shift register 110 is composed of 9 bits of '111000000' data, as shown in FIG. 3, and shifts to the right by one bit in synchronization with the triple speed frequency (3f0) applied as a ring counter so as to shift the least significant bit. Output as enable control signal. The multiplexer 109 is enabled when data output from the shift register 110 is a high level signal. Therefore, the multiplexer 109 transmits the image signal stored in the first memory 106 to t of the next stage of the digital / analog signal converter 111 at t = 6 in FIG. 107) transmits the video signal stored in the next stage of the digital / analog signal converter 111, and at t = 8, transfers the video signal stored in the third memory 108 to the next stage of the digital / analog signal converter ( 111).
디지탈/아날로그신호변환기(111)는 멀티플렉서(109)로부터 인가된 영상신호를 디스플레이가 가능하도록 하기 위하여 아날로그신호로 변환시킨다. 변환된 영상신호는 디스플레이부(112)로 전송되어 재생되게 된다.The digital / analog signal converter 111 converts an image signal applied from the multiplexer 109 into an analog signal to enable display. The converted video signal is transmitted to the display unit 112 to be reproduced.
상술한 바와 같이 본 발명은 프레임단위로 데이터를 저장하는 메모리를 배속수만큼 구비하여 배속수만큼의 프레임데이터를 모두 저장하고, 저장된 데이터를 배속수에 따라 고속으로 읽어 재생되도록 함으로써, 종전의 트랙간 횡절에 의한 배속재생으로 인하여 발생되는 재생화면상의 노이즈바를 제거하는 효과가 있다.As described above, the present invention includes a memory for storing data on a frame-by-frame basis, storing all the frame data as much as the double speed, and reading and reproducing the stored data at a high speed according to the double speed, thereby making it possible There is an effect of removing the noise bar on the reproduction screen caused by the double speed reproduction by the transverse.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015350A KR970008623B1 (en) | 1994-06-30 | 1994-06-30 | Double speed control device for vcr |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015350A KR970008623B1 (en) | 1994-06-30 | 1994-06-30 | Double speed control device for vcr |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002241A KR960002241A (en) | 1996-01-26 |
| KR970008623B1 true KR970008623B1 (en) | 1997-05-27 |
Family
ID=19386769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940015350A KR970008623B1 (en) | 1994-06-30 | 1994-06-30 | Double speed control device for vcr |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970008623B1 (en) |
-
1994
- 1994-06-30 KR KR1019940015350A patent/KR970008623B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002241A (en) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100334541B1 (en) | Recording apparatus and reproducing apparatus | |
| KR930007329B1 (en) | Recording/reproducing apparatus | |
| JPH11353794A (en) | General purpose storage device | |
| KR100221893B1 (en) | Digital signal processor | |
| JPS628389A (en) | Random access device | |
| KR970008623B1 (en) | Double speed control device for vcr | |
| US6804178B2 (en) | Apparatus and method for recording and reproducing information data to and from ring buffer memory | |
| KR100390662B1 (en) | Image/voice data conversion device and disk unit using it | |
| JPS62202332A (en) | Audio signal dubbing equipment | |
| KR20000064963A (en) | Method and apparatus for recording and playing video images | |
| JPS63123285A (en) | Editing device | |
| US5479265A (en) | Video data recording apparatus for digital video cassette recorder | |
| JP2625728B2 (en) | Program playback device | |
| KR0134999B1 (en) | Rapid search apparatus of vcr | |
| US5210618A (en) | Method, apparatus and record carrier for video signal recording and reading wherein signal blocks occurring during switching are repositioned and preserved | |
| JP2638657B2 (en) | Digital audio tape recorder | |
| US5508814A (en) | Method for transmitting index information in video tape recorder | |
| KR900008244Y1 (en) | Recording and reproducing circuit of magnetic recording and reproducing apparatus | |
| KR0159383B1 (en) | Buffer memory module controlling apparatus of digital vcr | |
| JP3139248B2 (en) | Digital signal recording / reproducing device | |
| KR0175258B1 (en) | Dvcr | |
| JP2983954B2 (en) | Digital VTR | |
| JPH0294175A (en) | Picture recording and reproducing device | |
| KR19980080330A (en) | Recording / Playback Device, Recording Method and Recording / Playback Method | |
| JPH04323982A (en) | Recording and reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |