KR0175258B1 - Dvcr - Google Patents

Dvcr Download PDF

Info

Publication number
KR0175258B1
KR0175258B1 KR1019960003305A KR19960003305A KR0175258B1 KR 0175258 B1 KR0175258 B1 KR 0175258B1 KR 1019960003305 A KR1019960003305 A KR 1019960003305A KR 19960003305 A KR19960003305 A KR 19960003305A KR 0175258 B1 KR0175258 B1 KR 0175258B1
Authority
KR
South Korea
Prior art keywords
memory
data
signal
digital
response
Prior art date
Application number
KR1019960003305A
Other languages
Korean (ko)
Other versions
KR970063041A (en
Inventor
최성규
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960003305A priority Critical patent/KR0175258B1/en
Publication of KR970063041A publication Critical patent/KR970063041A/en
Application granted granted Critical
Publication of KR0175258B1 publication Critical patent/KR0175258B1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

소정의 제어신호에 응답하여 재생 메카니즘을 스틸모드 혹은 재생모드로 제어하는 서보수단과 외부기기에 접속된 RS-232C를 구비하는 디지탈 브씨알 장치의 데이타 전송회로에 관한 것이다. 상기의 데이타 전송회로는 상기 서보수단의 제어에 의해 기록매체로부터 픽업되는 데이타를 ECC메모리에 기입/독출하며, 데이타 전송모드신호에 응답하여 상기 ECC메모리에 1프레임의 스틸 화상 데이타를 저장하여 출력하는 ECC부와, 상기 ECC부로부터 출력되는 데이타를 신장함과 동시에 프레임 기준신호를 출력하는 디지탈 시그날 프로세서와, 기입및 독출제어신호에 응답하여 상기 디지탈 시그날 프로세서로부터 출력되는 신장 데이타를 저장하고 출력하는 메모리와, 데이타 전송모드신호의 입력에 의해 상기 디지탈 시그날 프로세서로부터 출력되는 신장 데이타를 저장하고 출력하는 메모리와, 데이타 전송모드신호의 입력에 의해 상기 디지탈 시그날 프로세서로부터 출력되는 프레임 기준신호를 검출하여 상기 메모리의 기록을 제어하고, 데이타 전송요구신호에 응답하여 상기 메모리의 독출을 제어하는 메모리 제어수단과, 상기 RS-232C를 통해 외부기기의 사이에 접속되어 외부기기로부터의 데이타 전송 모드신호를 상기 제어수단으로 공급하고, 데이타 전송요구신호를 검출하여 상기 메모리 제어수단에 공급함과 동시에 상기 메모리로부터 출력되는 데이타를 상기 RS-232C를 통해 외부기기로 전송하는 RS-232C제어 수단을 포함한다.A data transmission circuit of a digital BC apparatus having servo means for controlling a reproduction mechanism in a still mode or a reproduction mode in response to a predetermined control signal, and an RS-232C connected to an external device. The data transfer circuit writes / reads data picked up from a recording medium under control of the servo means to an ECC memory, and stores and outputs one frame of still image data in the ECC memory in response to a data transfer mode signal. A digital signal processor which expands the data output from the ECC unit and outputs a frame reference signal, and stores and outputs the decompression data output from the digital signal processor in response to a write and read control signal. A memory for storing and outputting the decompressed data output from the digital signal processor by input of a data transfer mode signal, and a frame reference signal output from the digital signal processor by inputting a data transfer mode signal to detect the frame reference signal; Control the recording of memory, Memory control means for controlling the reading of the memory in response to a transmission request signal, and connected to an external device through the RS-232C to supply a data transfer mode signal from the external device to the control means, and to transmit the data transmission request. RS-232C control means for detecting a signal and supplying it to the memory control means and simultaneously transmitting data output from the memory to an external device through the RS-232C.

Description

디지탈 브씨알(VCR)장치의 데이타 송수신 회로 및 그 전송방법Data transmission / reception circuit of digital CR (VCR) device and its transmission method

제1도는 종래의 기술에 의해 구현된 디지탈 브씨알(VCR)의 하드웨어 블럭도.1 is a hardware block diagram of a digital CR (VCR) implemented by the prior art.

제2도는 본 발명에 따른 데이타 송수신 회로를 갖는 디지탈 브씨알의 하드웨어 블럭도.2 is a hardware block diagram of a digital BC with a data transmission and reception circuit according to the present invention.

본 발명은 디지탈 브씨알(VCR:Video Cassette Recorder)에 관한 것으로, 특히 외부의 장치와 화상 데이타 등과 같은 데이타를 송수신할 수 있도록 한 데이타 송수신 회로를 갖는 디지탈 브씨알 장치및 데이타 전송 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital video recorder (VCR), and more particularly, to a digital CD device and a data transmission method having a data transmission / reception circuit capable of transmitting and receiving data, such as image data, with an external device.

통상적으로 디지탈 브씨알 장치는 외부로부터 입력되는 아나로그의 영상신호를 디지탈 영상신호로 변환하여 기록 매체에 기록하고 재생하는 장치를 일커러 칭한다. 또한, 상기의 디지탈 브씨알 장치는 디지탈 화상 데이타를 압축하고 에러정정하는 구성을 포함하여 갖는다. 이와 같은 디지탈 브씨알 장치의 구성을 살피면 하기 제1도와 같다.In general, a digital signal device is a device that converts an analog video signal input from the outside into a digital video signal and records and reproduces the same on a recording medium. In addition, the digital VR device includes a configuration for compressing and error correcting digital image data. The structure of such a digital BC device is shown in FIG. 1 as follows.

제1도는 종래의 기술에 의해 구현된 디지탈 브씨알(VCR)의 하드웨어 블럭도이다. 제1도에 있어서, 실선은 데이타 스트림의 경로이고, 점선은 제어신호의 입출력 경로이다. 상기와 같이 구성된 종래의 디지탈 브씨알의 동작을 살피면 하기와 같다.1 is a hardware block diagram of a digital CR (VCR) implemented by the prior art. In FIG. 1, a solid line is a path of a data stream, and a dotted line is an input / output path of a control signal. Looking at the operation of the conventional digital BC is configured as described above is as follows.

외부로부터 아나로그의 영상신호가 제1도와 같이 구성된 디지탈 브씨알 장치로 입력되면, A/D D/A(Analog to Digital Converter Digital to Analog Converter) 12의 동작에 의해 디지탈 화상 데이타로 변환되어 셔플(Shuffle)제어기 14로 입력된다. 상기 셔플 제어기 14는 입력되는 디지탈 화상 데이타를 디지탈 브씨알 장치의 기록 포멧의 형태로 포멧팅한 후, 셔플 메모리 16을 이용하여 셔플링(Shuffling)한다. 셔플링이 완료되면, 상기 셔플 제어기 14는 셔플링 완료신호를 DSP(Digital Signal Processor)18로 전달한다.When an analog video signal is input from the outside to a digital signal device configured as shown in FIG. 1, the image signal is converted into digital image data by the operation of Analog to Digital Converter Digital to Analog Converter (A / DD / A) 12 and shuffled. Input to controller 14. The shuffle controller 14 formats the input digital image data in the form of a recording format of the digital VR device, and then shuffles it using the shuffle memory 16. When the shuffling is completed, the shuffle controller 14 transmits a shuffling completion signal to the DSP (Digital Signal Processor) 18.

상기 DSP 18는 상기 셔플링 완료신호의 입력에 응답하여 셔플 메모리 16로부터 셔플링이 완료된 화상 데이타를 억세스하고, 상기 셔플링 완료된 데이타를 디지탈 브씨알 포맷에 맞게 데이타 압축을 실행하여 ECC(Error Correcting Code)부 20으로 전송한다. 상기 ECC부 20는 상기 DSP 18로부터 전송되는 압축 화상 데이타를 디지탈 브씨알의 규격에 따르는 싱크 블럭(Sync block)단위로 ECC를 삽입한다. 그리고, 상기 ECC가 삽입된 1프레임의 압축 화상 데이타를 트랙 포맷(track format)순서로, ECC메모리 22를 이용하여 재배치한 후 해당 채널로 전송한다. 재생의 경우는, 위의 처리 과정을 역으로 하게된다.The DSP 18 accesses the shuffling-completed image data from the shuffle memory 16 in response to the input of the shuffling completion signal, performs data compression on the shuffled data in accordance with a digital clock format, and then corrects an error correcting code. Send to section 20. The ECC unit 20 inserts the ECC in the unit of a sync block in accordance with the digital BC standard for the compressed image data transmitted from the DSP 18. Then, the compressed image data of one frame into which the ECC is inserted is rearranged using the ECC memory 22 in a track format order and then transmitted to the corresponding channel. In the case of reproduction, the above process is reversed.

상기와 같은 구성을 갖는 종래의 디지탈 브씨알 장치는 외부 프레임 메모리를 적어도 두개 사용하는데, 제1도에 도시된 셔플 메모리 16와 ECC메모리 22가 그 것이다. 상기와 같은 셔플 메모리 16의 경우는 통상 1프레임 데이타만을 저장할 수 있는 저장 용량을 갖으며, ECC메모리 22의 경우는 2프레임 데이타를 저장할 수 있는 저장 용량을 갖는다. 이때, 셔플 메모리 16의 경우 어드레싱 방법이 매 프레임 마다 같지 않고 많은 시퀀스 구조를 가지고 프레임 마다 순환을 하게 된다. ECC메모리 22의 경우 2프레임의 저장 용량을 가지므로, 항상 같은 위치의 데이타는 항상 같은 어드레스의 영역에 저장된다.Conventional digital BC devices having the above configuration use at least two external frame memories, such as shuffle memory 16 and ECC memory 22 shown in FIG. The shuffle memory 16 has a storage capacity for storing only one frame data, and the ECC memory 22 has a storage capacity for storing two frame data. At this time, in the shuffle memory 16, the addressing method is not the same every frame but has a cyclic sequence for each frame with many sequence structures. Since the ECC memory 22 has a storage capacity of two frames, data at the same location is always stored in the same address area.

따라서, 상기와 같은 구조를 갖는 종래의 디지탈 브씨알 장치에 RS-232C등과 같은 직렬 인터페이스 장치를 결합하여 디지탈 브씨알 장치로부터 정지화상을 외부의 장치로 전송하기 위해서는 1프레임에 대응하는 정지화상을 저장할 수 있는 프레임 메모리를 별도로 구비하여야 한다.Therefore, in order to transfer a still picture from the digital device to an external device by combining a serial interface device such as RS-232C with a conventional digital device having the above structure, a still picture corresponding to one frame may be stored. The frame memory must be provided separately.

왜냐하면, 상기 디지탈 브씨알 내부의 영상 신호는 높은 주파수 비율(Rate)로 처리되고, RS-232C등의 데이타 인터페이스의 데이타 전송비는 매우 느리기 때문에 1프레임의 정지화상을 외부로 전송하기 위해서는 셔플 메모리 이외에 별로의 메모리가 필수 불가결하게 사용되어야만 하였다. 따라서, 상기 제1도와 같은 디지탈 브씨알에 RS-232C의 인터페이스를 부가하여 정지화상 데이타를 외부의 장치로 전송하려면 별도의 메모리가 추가되어야 함으로써 하드웨어가 필요이상으로 증가되는 문제를 야기시킨다.Because the video signal inside the digital signal is processed at a high frequency rate (Rate), and the data transmission rate of the data interface such as RS-232C is very slow, so in addition to the shuffle memory in order to transmit still images of one frame to the outside, Not much memory had to be used indispensable. Therefore, in order to transmit still image data to an external device by adding an RS-232C interface to the digital BC as shown in FIG. 1, an additional memory must be added, thereby causing a problem in that hardware is increased more than necessary.

따라서, 본 발명의 목적은 1비디오 세그멘트의 저장용량을 갖는 메모리를 이용하여 정지화상의 데이타를 외부 장치로 전송할 수 있는 디지탈 브씨알을 제공함에 있다.Accordingly, an object of the present invention is to provide a digital disk capable of transmitting still image data to an external device using a memory having a storage capacity of one video segment.

본 발명의 다른 목적은 RS-232C를 이용하여 외부장치로 화상 데이타를 전송할때 작은 사이즈의 피포를 이용하여 1프레임분의 화상 데이타를 효율적으로 전송할 수 있는 디지탈 브씨알의 데이타 전송 회로및 그 제어 방법을 제공함에 있다.Another object of the present invention is a digital data transmission circuit and a control method thereof capable of efficiently transmitting one frame of image data using a small size of cover when transmitting image data to an external device using RS-232C. In providing.

상기의 목적을 달성하기 위한 본 발명은 소정의 제어신호에 응답하여 재생 메카니즘을 스틸모드 혹은 재생모드로 제어하는 서보수단과 ECC메모리 및 1프레임분의 화상 데이타를 저장하는 셔플 메모리 및 외부기기에 접속된 RS-232C를 구비하는 디지탈 브씨알 장치의 데이타 전송 회로에 있어서, 상기 서보수단의 제어에 의해 기록매체로부터 픽업되는 데이타를 상기 ECC메모리에 기입/독출하며, 데이타 전송모드신호에 응답하여 상기 ECC메모리에 1프레임의 스틸 화상 데이타를 저장하여 출력하는 ECC부와, 상기 ECC부로부터 출력되는 데이타를 신장하여 상기 셔플 메모리에 저장함과 동시에 프레임 기준신호를 출력하는 디지탈 시그날 프로세서와, 기입 및 독출제어신호에 응답하여 상기 디지탈 시그날 프로세서로부터 출력되는 신장 데이타를 저장하고 출력하는 메모리와, 데이타 전송모드신호의 입력에 의해 상기 디지탈 시그날 프로세서로부터 출력되는 프레임 기준신호를 검출하여 상기 메모리의 기록을 제어하고, 데이타 전송요구신호에 응답하여 상기 메모리의 독출을 제어하는 메모리 제어수단과, 상기 RS-232C를 통해 외부기기의 사이에 접속되어 외부기기로부터의 데이타 전송 모드신호를 상기 제어수단으로 공급하고, 데이타 전송요구신호를 검출하여 상기 메모리 제어 수단에 공급함과 동시에 상기 메모리로부터출력되는 데이타를 상기 RS-232C를 통해 외부기기로 전송하는 RS-232C제어수단으로 구성함을 특징으로 한다.The present invention for achieving the above object is connected to a servo means for controlling the playback mechanism in the still mode or the playback mode in response to a predetermined control signal, an ECC memory and a shuffle memory for storing image data for one frame and an external device. A data transfer circuit of a digital BC apparatus having RS-232C, comprising: writing / reading data picked up from a recording medium under control of the servo means to the ECC memory, and responsive to the data transfer mode signal; An ECC unit for storing and outputting one frame of still image data in a memory; a digital signal processor for extending and outputting data output from the ECC unit to the shuffle memory and simultaneously outputting a frame reference signal; write and read control Store and output decompression data output from the digital signal processor in response to a signal Memory control means for detecting recording of the memory by detecting a frame reference signal output from the digital signal processor by input of a data transfer mode signal and controlling reading of the memory in response to a data transfer request signal; And connected to an external device via the RS-232C to supply a data transfer mode signal from an external device to the control means, detect a data transfer request signal, and supply it to the memory control means and output from the memory. RS-232C control means for transmitting the data to the external device through the RS-232C.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명의 실시예에 관한 도면에서 전술한 도면상의 구성요소와 실질적으로 동일한 구성과 기능을 가진 것들에는 그것들과 동일한 참조부호를 사용할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings of the embodiments of the present invention, those having substantially the same configuration and function as those in the above-described drawings will use the same reference numerals.

제2도는 본 발명에 따른 데이타 송수신 회로를 갖는 디지탈 브씨알의 하드웨어 블럭도로서, 이는 전술한 제1도의 구성에 외부기기 24와 RS-232C에 의한 데이타를 전송하는 수단이 더 구비되어 구성되어 있음을 알 수 있다. RS-232C를 이용하여 데이타를 전송하기 위한 수단은 DSP 18로부터 1비디오 세그멘트 단위로 출력되는 데이타를 저장하고, 출력제어에 응답하여 이를 순차 출력하는 메모리 34, 상기 프레임 기준신호의 입력에 응답하여 상기 메모리 34의 데이타 저장을 제어하고 데이타 요구신호에 응답하여 상기 메모리 34에 저장된 데이타를 출력시키는 메모리 제어부 36와, 상기 외부기기 24와 RS-232C 26을 통해 접속되며 외부로부터의 전송모드신호를 검출하여 출력함과 동시에 상기 데이타 요구신호를 발생하여 외부기기 24와의 RS-232C를 제어하는 RS-232C제어기 28와, 상기 전송모드신호의 입력에 응답하여 시스템의 동작을 전송모드로 전환하여 제어하는 마이크로 프로세서2 is a hardware block diagram of a digital BC having a data transmission / reception circuit according to the present invention, which further includes means for transmitting data by an external device 24 and RS-232C in the configuration of FIG. It can be seen. Means for transmitting data using RS-232C is a memory 34 for storing data output from the DSP 18 in units of one video segment, and sequentially outputting the data in response to an output control, in response to the input of the frame reference signal. A memory controller 36 which controls data storage of the memory 34 and outputs the data stored in the memory 34 in response to a data request signal, and is connected to the external device 24 and the RS-232C 26 to detect a transmission mode signal from the outside; An RS-232C controller 28 for generating the data request signal and controlling the RS-232C with an external device 24, and a microprocessor for controlling the operation of the system by switching to a transmission mode in response to the transmission mode signal input.

(Microprocessor:MPU)30및 상기 MPU 30의 전송모드 제어에 응답하여 스틸(still)로 전환되는 서보부 32로 구성되어 있다. 상기 서보부 32는 상기 MPU 30의 제어에 의해 디지탈 브씨알의 메카니즘의 구동을 제어한다.(Microprocessor: MPU) 30 and the servo unit 32 which switches to still in response to the transfer mode control of the MPU 30. The servo unit 32 controls the driving of the digital BC mechanism by the control of the MPU 30.

상기와 같은 구성중, MPU 30와 서보부 32는 종래의 디지탈 브씨알에 내장된 것들로서, 이는 본 발명에 따른 기능이 추가된 것이다. 즉, 소프트웨어적으로 외부 데이타 전송모드신호의 입력에 응답하여 상기 서보부 32의 동작을 스틸모드로 전환하고, 전송완료신호에 응답하여 스틸모드를 릴리즈하는 기능이 추가된다. 그리고, 상기 제2도의 도면에서, datai(여기서 i는 1,2,3,4,,.n등의 자연수임)는 데이타 버스이며, CTLi는 제어신호라인이다.Among the above configurations, the MPU 30 and the servo unit 32 are those built in the conventional digital BC, which is a function according to the present invention. That is, a function of switching the operation of the servo unit 32 to the still mode in response to the input of the external data transfer mode signal in software and releasing the still mode in response to the transfer completion signal is added. In the drawing of FIG. 2, datai (where i is a natural number such as 1,2,3,4, .n, etc.) is a data bus, and CTLi is a control signal line.

상기에서 메모리 34는 작은 기억용량을 갖는 메모리, 예를들면, 1비디오 세그멘트 분의 영상 데이타를 저장할 수 있을 정도의 저장용량을 갖는 피포등을 이용할 수 있다.The memory 34 may use a memory having a small storage capacity, for example, an envelope having a storage capacity sufficient to store image data of one video segment.

상기 제2도와 같이 구성된 본 발명의 회로를 참조하여 외부기기 24와 RS-232C 26에 의한 데이타 전송 동작을 설명하면 하기와 같다.Referring to the circuit of the present invention configured as shown in FIG. 2, the data transmission operation by the external device 24 and RS-232C 26 will be described below.

지금, 제2도에 도시된 외부기기 24로부터 데이타 전송 모드 신호가 발생되면, 이는 RS-232C 24를 통하여 RS-232C 제어부 28로 공급된다. 이때 상기 RS-232C 제어부 28는 상기 데이타 전송 모드신호를 검출하여 라인 CTL7를 통하여 MPU 30로 공급한다. 상기 MPU30은 상기 RS-232C제어부 28로부터 출력되는 데이타 전송 모드 신호에 응답하여 현재 디지탈 브씨알 시스템의 동작 상황을 체크한후, 데이타 전송이 가능한 상태인지를 판단한다. 그리고, 데이타 전송이 가능한 상태라고 판단되면 상기 MPU 30은 제어라인 CTL8,CTL9,CTL12를 각각 통하여 메모리제어부 36, ECC부 20및 서보부 32들로 전송 모드 신호를 각각 공급한다.Now, when the data transmission mode signal is generated from the external device 24 shown in FIG. 2, it is supplied to the RS-232C control unit 28 through the RS-232C 24. At this time, the RS-232C control unit 28 detects the data transmission mode signal and supplies it to the MPU 30 through the line CTL7. The MPU 30 checks the operation status of the current digital BC system in response to the data transmission mode signal output from the RS-232C controller 28 and determines whether data transmission is possible. If it is determined that data transmission is possible, the MPU 30 supplies a transmission mode signal to the memory controller 36, the ECC unit 20, and the servo units 32 through the control lines CTL8, CTL9, and CTL12, respectively.

이때, 상기 MPU 30로부터 데이타 전송모드신호를 서보부 32는 상기 수신되는 신호에 응답하여 동작모드를 스틸 모드로 전환한다. 상기 서보부 32의 스틸모드전환에 의해 기록매체의 동일 데이타, 즉 정지화상의 데이타가 반복적으로 출력되게된다. 또한, 데이타 전송모드신호를 수신한 상기 ECC부 20는 제어라인 CTL10를 통해 ECC메모리 제어신호를 출력하여 ECC메모리 22로부터 항상 같은 프레임의 데이타를 출력하게 되게한다. 상기 ECC메모리 22로부터 출력되는 데이타는 데이타라인 data10를 통해 ECC부 20로 공급된다.At this time, the servo unit 32 switches the operation mode to the still mode in response to the received signal from the MPU 30. By the still mode switching of the servo unit 32, the same data of the recording medium, that is, the still image data is repeatedly output. In addition, the ECC unit 20 receiving the data transmission mode signal outputs an ECC memory control signal through the control line CTL10 so that the same frame data is always output from the ECC memory 22. Data output from the ECC memory 22 is supplied to the ECC unit 20 through the data line data10.

상기 ECC부 20로부터 출력되어 데이타라인 data4로 출력되는 정지화상 데이타가 항상 같은 데이타이면, 그로부터 출력되어 제어라인 CTL4에 출력되는 제어신호는 정상상태의 제어신호와 동일하게 출력된다. 따라서, 상기 ECC부 20에 접속된 DSP 18의 동작은 노말한 동작을 하게된다. 즉, 데이타를 정상적으로 재생하는 동작모드로 동작된다. 이때 상기 DSP 18는 셔플 제어기 14로부터 제어라인 CTL3으로 출력되는 프레임 기준신호를 기준으로 항상 같은 시간에 같은 블럭의 데이타를 출력하여 1프레임의 데이타를 출력한다.If the still picture data output from the ECC unit 20 and output to the data line data4 are always the same data, the control signal output therefrom and output to the control line CTL4 is output in the same manner as the control signal in the normal state. Therefore, the operation of the DSP 18 connected to the ECC unit 20 has normal operation. In other words, it operates in an operation mode in which data is reproduced normally. At this time, the DSP 18 always outputs data of one frame by outputting data of the same block at the same time based on the frame reference signal output from the shuffle controller 14 to the control line CTL3.

상기 DSP 18로부터 출력되는 화상 데이타는 셔플 메로리 16로 입력되어 보통때와 마찬가지로 디셔플되며, 상기와 같은 디셔플된 화상 데이타는 A/D D/A 12를 통해 외부로 출력된다. 이와 같은 동작에 의해 상기 외부로 출력되는 데이타는 정지화상이 되며, 이는 외부 모니터등을 통해 정지화상으로 표시된다.The image data output from the DSP 18 is input to the shuffle memory 16 and deshuffled as usual, and the deshuffled image data is output to the outside through the A / D D / A 12. By this operation, the data output to the outside becomes a still image, which is displayed as a still image on an external monitor or the like.

상기와 같이 정지화상이 표시되는 상태에서 제2도에 도시된 메모리 34를 통해 외부기기 24로 데이타가 전송되는 과정을 살펴보면 하기와 같다.A process of transmitting data to the external device 24 through the memory 34 shown in FIG. 2 while the still picture is displayed as described above will be described below.

상기와 같은 동작에 의해 DSP 18의 데이타라인 data3로 출력되는 화상 데이타는 셔플 메모리 16에 공급됨과 동시에 메모리 34로 공급된다. 상기 메모리 34의 데이타 저장 사이즈는 1비디오 세그멘트(one video segmemt)정도의 크기이며, 이보다 좀더 작거나 커도 무방하다. 이때, 상기 DSP18에서 제어라인 CTL5를 통해 메모리 제어부 36로 공급되는 제어신호는 프레임 기준신호이며, 상기 메모리 제어부 36는 상기 프레임 기준신호의 입력에 응답하여 상기 메모리 34에 현재 저장된 데이타가 상기 프레임 기준신호로부터 어느 정도 후의 데이타인가를 마킹한다.The image data output to the data line data3 of the DSP 18 by the above operation is supplied to the shuffle memory 16 and to the memory 34 at the same time. The data storage size of the memory 34 is about one video segment, and may be smaller or larger than this. In this case, the control signal supplied from the DSP 18 to the memory control unit 36 through the control line CTL5 is a frame reference signal, and the memory control unit 36 stores data currently stored in the memory 34 in response to the input of the frame reference signal. Marks how much data is later.

이와 같은 동작에 의해 상기 메모리 34에 저장된 화상 데이타가 RS-232C제어기 28를 통해 거의 출력되면, 상기 메모리 제어부 36는 제어라인 CTL6를 통해 기록제어신호를 출력하여 지금 저장한 데이타의 다음 화상 데이타가 상기 메모리34에 저장되게한다.By this operation, when the image data stored in the memory 34 is almost output through the RS-232C controller 28, the memory controller 36 outputs a write control signal through the control line CTL6 so that the next image data of the data currently stored is To be stored in memory 34.

상기 메모리 34에 저장된 데이타는 RS-232C제어기 28가 상기 메모리 제어부36로 데이타 요구신호를 출력함으로써 출력된다. 예를들어, 상기 RS-232C 제어기 28가 제어라인 CTL13를 통하여 데이타 요구신호를 메모리 제어부 36로 출력하면, 상기 메모리 제어부 36는 제어라인 CTL6으로 독출제어신호를 공급한다.The data stored in the memory 34 is output by the RS-232C controller 28 outputting a data request signal to the memory controller 36. For example, when the RS-232C controller 28 outputs a data request signal to the memory controller 36 through the control line CTL13, the memory controller 36 supplies a read control signal to the control line CTL6.

이때, 상기 메모리 34는 상기 메모리 제어부 36로부터 출력되는 독출 제어신호에 응답하여 내부에 저장된 데이타를 순차적으로 RS-232C제어기 28로 전송한다.At this time, the memory 34 sequentially transmits the data stored therein to the RS-232C controller 28 in response to the read control signal output from the memory controller 36.

상기 메모리 34로부터 출력되는 데이타를 입력하는 RS-232C제어기 28는 입력되는 화상 데이타를 RS-232C 26를 통해 외부기기 24로 전송한다.The RS-232C controller 28 for inputting data output from the memory 34 transmits the input image data to the external device 24 through the RS-232C 26.

상기와 같은 동작에 의해 1프레임에 해당되는 화상 데이타가 메모리 34로부터 외부기기 24로 전송완료되면, 메모리 제어부 36는 제어라인 CTL8를 통해 전송완료신호를 출력한다. 이때, MPU 30는 상기 메모리 제어부 36로부터 출력되는 전송완료신호에 응답하여 제어라인 CTL9,CTL12를 통해 ECC부 20와 서보부 32에 전송완료를 알림으로 전체 시스템은 정상 상태로 돌아온다. 상기와 같은 구성에 의해 작은 용량을 갖는 메모리 34를 이용하여 RS-232C 데이타 전송이 실행됨으로써 데이타처리속도가 상이한 디지탈 브씨알 장치와 외부 기기와의 데이타 전송이 가능하여 진다. 상기와 바와 같이 데이타 레이트 조절 동작에 의해 RS-232C 뿐만 아니라 다른 전송 파트를 사용하여 데이타 전송이 가능함을 알 수 있다.When image data corresponding to one frame is transmitted from the memory 34 to the external device 24 by the above operation, the memory controller 36 outputs a transmission completion signal through the control line CTL8. In this case, the MPU 30 notifies the ECC unit 20 and the servo unit 32 of the completion of the transmission through the control lines CTL9 and CTL12 in response to the transmission completion signal output from the memory control unit 36. With the above configuration, RS-232C data transfer is performed using a memory 34 having a small capacity, thereby enabling data transfer between a digital BC device having a different data processing speed and an external device. As described above, it can be seen that data transmission is possible using not only RS-232C but also other transmission parts by the data rate adjustment operation.

상술한 바와 같이 본 발명은 적은 저장 용량을 가지는 메모리를 이용하여 디지탈 브씨알 장치에서 처리된 정지 화상 데이타를 RS-232C를 이용하여 외부기기로 전송함으로써 디지탈 브씨알의 기능을 향상시킬 수 있다.As described above, the present invention can improve the function of the digital VR by transmitting still image data processed by the digital VR device to an external device using RS-232C using a memory having a small storage capacity.

Claims (2)

소정의 제어신호에 응답하여 재생 메카니즘을 스틸모드 혹은 재생모드로 제어하는 서보수단과 ECC메모리및 1프레임분의 화상 데이타를 저장하는 셔플 메모리및 외부기기에 접속된 RS-232C를 구비하는 디지탈 브씨알 장치의 데이타 전송 회로에 있어서, 상기 서보수단의 제어에 의해 기록매체로부터 픽업되는 데이타를 상기 ECC메모리에 기입/독출하며, 데이타 전송모드신호에 응답하여 상기 ECC메모리에 1프레임의 스틸 화상 데이타를 저장하여 출력하는 ECC부와, 상기 ECC로부터 출력되는 데이타를 신장하여 상기 셔플 메모리에 저장함과 동시에 프레임 기준신호를 출력하는 디지탈 시그날 프로세서와, 기입 및 독출제어신호에 응답하여 상기 디지탈 시그날 프로세서로부터 출력되는 신장 데이타를 저장하고 출력하는 메모리와, 데이타 전송모드신호의 입력에 의해 상기 디지탈 시그날 프로세서로부터 출력되는 프레임 기준신호를 검출하여 상기 메모리의 기록을 제어하고, 데이타 전송요구신호에 응답하여 상기 메모리의 독출을 제어하는 메모리 제어수단과, 상기 RS-232C를 통해 외부기기의 사이에 접속되어 외부기기로부터의 데이타 전송모드신호를 상기 제어수단으로 공급하고, 데이타 전송요구신호를 검출하여 상기 메모리 제어수단에 공급함과 동시에 상기 메모리로부터 출력되는 데이타를 상기 RS-232C를 통해 외부기기로 전송하는 RS-232C제어수단으로 구성함을 특징으로 하는 디지탈 브씨알 장치의 데이타 전송회로.A digital BC including a servo means for controlling a playback mechanism in a still mode or a playback mode in response to a predetermined control signal, a shuffle memory for storing image data for one frame, and an RS-232C connected to an external device. In the data transfer circuit of the apparatus, the data picked up from the recording medium under the control of the servo means are written / read in the ECC memory, and one frame of still image data is stored in the ECC memory in response to a data transfer mode signal. A digital signal processor which expands and outputs the data outputted from the ECC, stores the data in the shuffle memory, and outputs a frame reference signal, and outputs the digital signal processor in response to write and read control signals. Memory for storing and outputting decompression data and input of data transfer mode signal Memory control means for detecting a frame reference signal output from the digital signal processor to control the recording of the memory, and controlling the reading of the memory in response to a data transmission request signal; and an external device through the RS-232C. Is connected between and supplies a data transfer mode signal from an external device to the control means, detects and supplies a data transfer request signal to the memory control means, and simultaneously outputs data output from the memory via the RS-232C. A data transmission circuit of a digital BC device comprising an RS-232C control means for transmitting to a device. 제1항에 있어서, 상기 RS-232C 제어수단으로 부터 출력되는 데이타 전송 모드 신호의 입력에 응답하여 상기 서보수단및 ECC부에 전송모드신호를 공급하는 마이크로 프로세서를 더 구비함을 특징으로 하는 디지탈 브씨알 장치의 데이타 전송 회로.The digital display device of claim 1, further comprising a microprocessor for supplying a transmission mode signal to the servo means and the ECC unit in response to an input of a data transmission mode signal output from the RS-232C control means. Data transmission circuit of the seed device.
KR1019960003305A 1996-02-12 1996-02-12 Dvcr KR0175258B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960003305A KR0175258B1 (en) 1996-02-12 1996-02-12 Dvcr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003305A KR0175258B1 (en) 1996-02-12 1996-02-12 Dvcr

Publications (2)

Publication Number Publication Date
KR970063041A KR970063041A (en) 1997-09-12
KR0175258B1 true KR0175258B1 (en) 1999-04-15

Family

ID=19451074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003305A KR0175258B1 (en) 1996-02-12 1996-02-12 Dvcr

Country Status (1)

Country Link
KR (1) KR0175258B1 (en)

Also Published As

Publication number Publication date
KR970063041A (en) 1997-09-12

Similar Documents

Publication Publication Date Title
KR100436312B1 (en) Data reproducing apparatus and method
KR0178766B1 (en) Apparatus for digital interface with transmission function of a non-compression digital data
KR930007329B1 (en) Recording/reproducing apparatus
US5396504A (en) Error correction system of digital data
US5544176A (en) Information recording apparatus which eliminates unnecessary data before recording
KR100233722B1 (en) Apparatus for testing a digital signal process part of digital video disk player
US6490407B2 (en) Recording and reproduction of mixed moving and still images
KR0175258B1 (en) Dvcr
EP0398651B1 (en) Device for processing transmitted digital video signal
US6289427B1 (en) Controlling a read address or a write address based on the quantity of data read from or written into a memory
US7444581B2 (en) Error handling of storage device data in real time systems
EP0830782B1 (en) Image recording and reproduction apparatus and interface circuit for use in such an apparatus
US5930453A (en) Image processing apparatus with two types of data format
KR100207386B1 (en) Time expanding device of a time compressed video cassette
JPH04255187A (en) Information recording device
KR970005642B1 (en) Variable speed data recording and reproducing circuit of vcr
KR100189529B1 (en) Disk data decoder memory control apparatus and method for dvdp
JP2943168B2 (en) Receiver
JP2001024978A (en) Recording and reproducing device
KR950001560B1 (en) Signal processing apparatus and method of video cassette recorder
KR100268700B1 (en) High speed video interface circuit for a video disc recorder
KR960016895B1 (en) Play speed control circuit of vcr
US4620240A (en) Wide band tape recorder interface for recording digital image data in real time
JPH03237660A (en) Code recording device and recording and reproducing device
JPH1049995A (en) Magnetic reproducer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051028

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee