KR970004672Y1 - Luminance and chrominance processing circuit of pal based vtr system - Google Patents
Luminance and chrominance processing circuit of pal based vtr system Download PDFInfo
- Publication number
- KR970004672Y1 KR970004672Y1 KR2019910000133U KR910000133U KR970004672Y1 KR 970004672 Y1 KR970004672 Y1 KR 970004672Y1 KR 2019910000133 U KR2019910000133 U KR 2019910000133U KR 910000133 U KR910000133 U KR 910000133U KR 970004672 Y1 KR970004672 Y1 KR 970004672Y1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- output
- comparator
- processing circuit
- pal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/648—Video amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
Abstract
내용없음.None.
Description
제 1 도는 종래의 회로도1 is a conventional circuit diagram
제 2 도는 본 고안에 따른 회로도2 is a circuit diagram according to the present invention
제 3 도는 제 2 도의 강지회로(20)의 구체회로도로서3 is a concrete circuit diagram of the holding circuit 20 of FIG.
제 4 도는 제 3 도의 동작파형도로서, PAL색신호입력시 파형도이고,4 is an operating waveform diagram of FIG. 3, which is a waveform diagram when a PAL color signal is input;
제 5 도는 제 3 도의 동작파형도로서, SECAM 색신호입력시 파형도이고,5 is an operational waveform diagram of FIG. 3, which is a waveform diagram when SECAM color signal is input,
제 6 도는 제 3 도의 대역통과필터(301)의 4.43mhz의 이득특성도이며,6 is a gain characteristic diagram of 4.43mhz of the bandpass filter 301 of FIG.
제 7 도는 제 3 도의 1/2fh 동조회로(302)의 특성도이고7 is a characteristic diagram of the 1 / 2fh tuning circuit 302 of FIG.
제 8 도는 제 7 도의 제 1, 2비교기(22,23)에서의 기준레벨을 나타낸 것이다.8 shows reference levels in the first and second comparators 22 and 23 of FIG.
본 고안은 브이티알시스템(VCR)에서 휘도/칼라(Y/C)처리 회로에 관한 것으로, 특히 휘도신호 처리의CCD(Charge Couple Divice)에서 휘도 노이즈 및 드롭 아웃 신호를 보상하고 팔/세켐(PAL/SECAM)판별 기능을 함께 처리할 수 있도록 일체화된 팔(PAL)형태의 브이티알시스템(VCR)의 휘도/칼라(Y/C)처리회로에 관한 것이다.The present invention relates to a luminance / color (Y / C) processing circuit in a VCR system. In particular, the present invention compensates for luminance noise and drop-out signals in a charge couple division (CCD) of luminance signal processing. / SECAM) relates to a luminance / color (Y / C) processing circuit of a VT system in the form of an arm (PAL) integrated so as to be able to process the discrimination function together.
종래 VCR의 Y/C처리에서 특히 PAL 방식에서는 제 1 도와 같이 3개의 집적회로로 구성되어 있다. 하나는 Y/C 처리회로(10)와 다른 하나는 휘도 노이즈 제거(YNR) 및 드롭 아웃을 보상하는 휘도 노이즈 제거 및 드롭 아웃 보상회로(20), 상기 칼라 신호로부터 PAL/SECAM 칼라 방식을 검출하도록 하는 PAL/SECAM 칼라 방식 검출 회로(30)로 구성되어 있었다.In the Y / C processing of the conventional VCR, particularly in the PAL method, three integrated circuits are formed as shown in the first diagram. One is a Y / C processing circuit 10 and the other is a luminance noise canceling and dropout compensation circuit 20 that compensates for luminance noise rejection (YNR) and dropout, so as to detect a PAL / SECAM color scheme from the color signal. The PAL / SECAM color system detection circuit 30 is used.
상기와 같이 구성할 경우 설계상 상기 각부 간 내부에 인터페이스회로를 추가되며, 각부의 전원공급은 각각별도로 제공되기 때문에 전원노이즈가 발생되는등 원하는 동작특성을 얻기 힘들고, 설계가 복잡해지는 반면 원가상승의 문제점이 있었다.In the above configuration, an interface circuit is added between the parts by design, and power supply of each part is provided separately, so that it is difficult to obtain desired operating characteristics such as power noise, and the design becomes complicated, There was a problem.
따라서 본 고안의 목적은 하나의 칩을 이용하되 각, 부간 인터페이스회로를 줄려 시스템설계의 구성을 간소화하여 원가절감하며, 전원 및 접지부를 공통으로 사용하므로 전원노이즈를 줄일 수 있어 동작 신뢰성을 높이고 집적화를 용이하게 할 수 있는 회로를 제공함에 있다.Therefore, the purpose of the present invention is to reduce the cost by simplifying the configuration of the system design by using one chip but reducing the interface circuit between each part, and reduce the power supply noise by using the power and ground in common. It is to provide a circuit that can be facilitated.
이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제 2 도는 본 고안에 따른 회로도로서,2 is a circuit diagram according to the present invention,
Y/C 처리회로(10)의 YNR 및 드롭 아웃단(YD)에 클램프회로 (11)을 연결하고, 상기 클램프회로 (11)는 자동 바이어스회로(14)의 제어에 의해 YNR 및 드롭 아읏신호를 클램프하며, 상기 클램프회로 (11)의 출력은 CCD회로(12)에 인가되고, 상기 CCD회로(12)는 분주기(15)의 출력에 의해 제어되고, 상기 분주기(15)는 증폭기(17)에 의해 제어되며, 상기 증폭기(17)는 듀티조정회로(16)의 출력을 중폭하고 듀티조정회로(16)는 분주기(15)의 출력을 조정하여 상기 증폭기(17)에 제공한다.The clamp circuit 11 is connected to the YNR and the dropout end YD of the Y / C processing circuit 10, and the clamp circuit 11 receives the YNR and the drop arrest signal under the control of the automatic bias circuit 14. Clamp, the output of the clamp circuit 11 is applied to the CCD circuit 12, the CCD circuit 12 is controlled by the output of the divider 15, the divider 15 is an amplifier 17 And the amplifier 17 moderates the output of the duty adjustment circuit 16 and the duty adjustment circuit 16 adjusts the output of the divider 15 to provide it to the amplifier 17.
상기 CCD회로(12)의 출력단에 샘플/홀드(S/H)회로(13)을 연결하여 상기 YNR 및 드롭신호를 보상하여 상기 Y/C 처리회로(10)에 입력하도록 연결한다. 그리고 Y/C 처리회로(10)의 출력단(01)에 스위치(18)를 연결하고, 상기 스위치(18)의 출력단에 증폭기(19)를 연결하며, 상기 증폭기(19)의 출력단에 감지회로(20)를 연결하고, 상기 감지회로(20)에 트랜지스터(21)를 연결하며, 상기 트랜지스터(21)로부터 제 1 비교기(22)를 연결하고, 상기 제 1 비교기(22)의 출력을 제 2 비교기(23)를 연결하여 PAL/SECAM 칼라 방식을 검출하되, 상기 제 1 비교기(22)에서는 제 1 기준값(ref2)과 비교하고, 제 2 비교기(23)에서는 제 2 기준값(ref2)과 비교하여 PAL/SECAM 칼라 방식을 검출하여 상기 Y/C 처리회로(10)에 입력 되도톡 구성되어 있다.A sample / hold (S / H) circuit 13 is connected to an output terminal of the CCD circuit 12 to compensate for the YNR and a drop signal and to input the Y / C processing circuit 10. The switch 18 is connected to the output terminal 01 of the Y / C processing circuit 10, the amplifier 19 is connected to the output terminal of the switch 18, and the sensing circuit is connected to the output terminal of the amplifier 19. 20, a transistor 21 connected to the sensing circuit 20, a first comparator 22 connected from the transistor 21, and an output of the first comparator 22 is connected to a second comparator. A PAL / SECAM color scheme is detected by connecting the 23, but the first comparator 22 compares with the first reference value ref2 and the second comparator 23 compares with the second reference value ref2. / SECAM color scheme is detected and input to the Y / C processing circuit 10.
제 3 도는 제 2 도의 감지회로(20)의 구체회로도로서3 is a detailed circuit diagram of the sensing circuit 20 of FIG.
상기 증폭기(19)의 칼라버스트신호를 입력하여 4.43MHZ의 신호를 대역통과 필터링하는 대역통과필터(301)와,A band pass filter 301 for inputting a color burst signal of the amplifier 19 to band pass filter the signal of 4.43 MHz;
상기 대역통과필터(301)의 출력으로부터 1/2fh로 동조를 하는 1/2fh 동조회로(302)와,상기 1/2fh 동조회로(302)의 출력을 적분하는 적분회로(303)으로 구성된다.A 1 / 2fh tuning circuit 302 for tuning to 1 / 2fh from the output of the bandpass filter 301, and an integrating circuit 303 for integrating the output of the 1 / 2fh tuning circuit 302 do.
제 4 도는 제 3 도의 동작파형도로서, PAL색신호입력시 파형도이며,4 is an operating waveform diagram of FIG. 3, which is a waveform diagram when a PAL color signal is input;
제 5 도는 제 3 도의 동작파형도로서, SECAM 색신호입력시 파형도이다.5 is an operational waveform diagram of FIG. 3, which is a waveform diagram when SECAM color signals are input.
(4a), (5a)는 대역통과필터(301)의 입력칼라버스터신호 예이고,(4a) and (5a) are examples of input color burst signals of the band pass filter 301,
(4b), (5b)는 대역통과필터(301)의 출력신호예이며,(4b) and (5b) are examples of output signals of the bandpass filter 301,
(4c), (5c)는 1/2fh 동조회로(302)의 출력신호예이고,(4c) and (5c) are examples of output signals of the 1 / 2fh tuning circuit 302,
(4d), (5d)는 적분회로(303)의 출력예이다.4d and 5d are examples of the output of the integrating circuit 303.
제 6 도는 제 3 도의 대역통과필터(301)의 4.43mhz의 이득특성도이고,6 is a gain characteristic diagram of 4.43mhz of the bandpass filter 301 of FIG.
제 7 도는 제 3 도의 1/2fh 동조회로(302)의 특성도이며,FIG. 7 is a characteristic diagram of the 1 / 2fh tuning circuit 302 of FIG.
제 8 도는 제 7 도의 제 1, 2 비교기(22,23)에서의 기준레벨을 나타낸 것이다.8 shows reference levels in the first and second comparators 22 and 23 of FIG.
따라서 본 고안의 구체적 일실시예를 제 2 도-제 8 도를 참조하여 상세히 설명하면, FM휘도(FMY)를 Y/C 처리회로(10)에 입력하여 YNR 및 드롭 아웃단(YD)의 출력신호롤 클램프회로 (11)에서 자동 바이어스회로(14)의 출력에 따라 바이어싱한후 CCD회로(12)에서 분주기(15)의 출력에 따라 지연한 후 샘플/홀드회로(13)에서 샘플하여 YNR 및 드릅 아웃 신호를 보상하여 Y/C 처리회로(10)에 입력한다.Therefore, a specific embodiment of the present invention will be described in detail with reference to FIGS. 2 through 8, and the FM luminance FMY is input to the Y / C processing circuit 10 to output the YNR and the dropout stage YD. After biasing according to the output of the automatic bias circuit 14 in the signal roll clamp circuit 11 and delaying according to the output of the frequency divider 15 in the CCD circuit 12, the sample / hold circuit 13 is sampled. The YNR and the dred out signal are compensated and input to the Y / C processing circuit 10.
상기 Y/C 처리회로(10)는 FM칼라(FMC)신호를 3,58MHz를 스위치(18)를 통해 증폭기(19)에서 증폭한후 필터링하여 감지회로(20)에 입력한다.The Y / C processing circuit 10 amplifies an FM color (FMC) signal at 3,58 MHz in the amplifier 19 through the switch 18, and then filters and inputs the FM color (FMC) signal to the sensing circuit 20.
상기 감지회로(20)은 PAL과 SECAM 색신호를 감지하는 것으로 제 4 도의 (4a)의 도시와 같이 PAL신호는 각 버스트신호의 주파수가 4.43MHz로 일정하고, 제 5 도의 (5a)와 같이 SECAM신호는 각라인 마다 4.44MHz와 4.42MHZ가 교호적으로 존재하는 것을 알수 있다.The sensing circuit 20 detects PAL and SECAM color signals. As shown in FIG. 4A, the PAL signal has a constant frequency of 4.43 MHz in each burst signal, and a SECAM signal as shown in FIG. 5A. It can be seen that 4.44MHz and 4.42MH Z alternately exist for each line.
상기 신호들이 4.43MHZ의 대역통과필터(301)을 통과하면 제 6 도의 예와같이 PAL과 SECAM 색신호의 구별이 가능해진다. 상기 제 6 도에서 4.43MHZ의 대역통과필터의 특성과 PAL 및 SECAM 색신호의 구성을 동시에 고려하면 (4b),(5b)와 같은 출력이 발생됨을 알수 있다.When the signals pass through the band pass filter 301 of 4.43MHZ, the PAL and SECAM color signals can be distinguished as shown in FIG. In FIG. 6, when the characteristics of the band pass filter of 4.43MH Z and the configuration of the PAL and SECAM color signals are considered at the same time, it can be seen that outputs such as (4b) and (5b) are generated.
PAL인 경우는 (6c)에 해당하는 레벨이 연속하여 발생되고 SECAM인 경우는 (6b)와 (6a)가 교번적으로 출력된다.In the case of PAL, the level corresponding to (6c) is continuously generated. In case of SECAM, (6b) and (6a) are alternately output.
상기 (4b), (5b)의 출력이 1/2fh 동조회로(302)는 (4c,5c)의 상기 대역통과필터(301)의 예와 유사한 특성을 가지나 PAL의 신호가 입력되는 경우는 입력주파수가 fh이기 때문에 701의 레벨로 출력이 되고, SECAM의 경우는 1/2fh 주기로 입력되기 때문에 702의 레벨로 출력된다. 상기 1/2fh 동조회로(302)의 출력(4c,5c)은 적분회로(303)에 입력되어 (4d,5d)와 같이 맥류가 함유된 DC레벨이 발생된다.The outputs of (4b) and (5b) have the characteristics similar to those of the bandpass filter 301 of (4c, 5c) in the 1 / 2fh tuning circuit 302, but when the PAL signal is inputted, Since the frequency is fh, it is output at the level of 701, and in the case of SECAM, it is output at the level of 702 because it is input at 1 / 2fh period. The outputs 4c and 5c of the 1 / 2fh tuning circuit 302 are input to the integrating circuit 303 to generate a DC level containing pulse flow such as 4d and 5d.
상기(4c, 4d)의 신호의 크기는 (t, H)는 (5c, 5d)의 크기(nt, nH)보다 크다. 상기와 같이 감지된 감지회로(20)의 출력이 트랜지스터(21)의 베이스에 입력된다. 상기 감지회로(20)의 출력에 따라 트랜지스터(21)를 구동하여 상기 트랜지스터(21)의 출력을 제 1, 2 비교기(21, 23)에서 제 1, 2 기준값(ref1,2)과 비교한다. 상기 제 1 비교기(22)는 상기 트랜지스터(21)의 출력으로부터 제 1 기준값(ref1)과 비교하는 데, 제 7 도의 701의 경우는 "로우"를 출력하고, 702의 경우는 "하이"를 출력하여 기준전압은 제 8 도의 802와 801의 중간이 되도록 한다.The magnitude of the signal of (4c, 4d) is (t, H) is larger than the magnitude (nt, nH) of (5c, 5d). The output of the sense circuit 20 sensed as described above is input to the base of the transistor 21. The transistor 21 is driven according to the output of the sensing circuit 20 to compare the output of the transistor 21 with the first and second reference values ref1 and 2 in the first and second comparators 21 and 23. The first comparator 22 compares the first reference value ref1 from the output of the transistor 21. The first comparator 22 outputs “low” in case of 701 of FIG. 7, and outputs “high” in case of 702. Thus, the reference voltage is made to be halfway between 802 and 801 in FIG.
상기 제 1 비교기(22)의 출력은 제 2 비교기(23)에 입력되어 제 2 기준값(ref2)과 비교하는데, 제 2 비교기(23)는 상기 제 1 비교기(22)와 동일기능을 한 번더 수행하는 것으로 출력신호의 전류를 드라이빙하며, 또한 인버팅기능을 수행한다. 즉 상기 제 1 비교기(22)의 출력이 SECAM색신호시 "하이"를 출력하면 제 2 비교기(23)의 출력은 "로우" 출력한다.The output of the first comparator 22 is input to the second comparator 23 and compared with the second reference value ref2. The second comparator 23 performs the same function as the first comparator 22 once more. By driving the current of the output signal, it also performs the inverting function. That is, when the output of the first comparator 22 outputs "high" in the SECAM color signal, the output of the second comparator 23 outputs "low".
그리고 PAL일시는 제 2 비교기(23)의 출력은 반대가 되어 PAL/SECAM 칼라 방송 방식을 검출하여 Y/C처리회로(10)에 입력된다.In the PAL date and time, the output of the second comparator 23 is reversed, and the PAL / SECAM color broadcast method is detected and input to the Y / C processing circuit 10.
상술한 바와 같이 하나의 칩을 이용하되, 각 부간 인터페이스회로를 줄려 시스템 설계의 구성을 간소화하여 원가절감하며, 전원 및 접지부를 공통으로 사용하므로 전원노이즈를 줄일수 있어 동작 신뢰성을 높이고 집적화를 용이하게 할 수 있으며, YNR 및 드롭 아웃 보상과 PAL/SECAM 칼라 방식 검출을 원칩에서 수행하여 처리할 수 있으므로 설계의 용이 및 집적화할 수 있는 장점과 VCR의 경쟁력을 강화할 수 있는 이점이 있다.As described above, one chip is used, but the inter-interface interface circuit is reduced to simplify the design of the system design, thereby reducing the cost, and the common use of the power supply and the grounding part can reduce power supply noise, thereby improving operation reliability and facilitating integration. In addition, YNR and drop-out compensation and PAL / SECAM color detection can be performed in one chip, so the design can be easily integrated and the competitiveness of the VCR can be enhanced.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910000133U KR970004672Y1 (en) | 1991-01-08 | 1991-01-08 | Luminance and chrominance processing circuit of pal based vtr system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910000133U KR970004672Y1 (en) | 1991-01-08 | 1991-01-08 | Luminance and chrominance processing circuit of pal based vtr system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920016052U KR920016052U (en) | 1992-08-17 |
KR970004672Y1 true KR970004672Y1 (en) | 1997-05-15 |
Family
ID=19309518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019910000133U KR970004672Y1 (en) | 1991-01-08 | 1991-01-08 | Luminance and chrominance processing circuit of pal based vtr system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970004672Y1 (en) |
-
1991
- 1991-01-08 KR KR2019910000133U patent/KR970004672Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920016052U (en) | 1992-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4926261A (en) | Video noise reduction circuit | |
US5410366A (en) | Circuit and method of clamping a video signal with first and second current sources | |
US3697883A (en) | Automatic gain control circuit | |
KR970004672Y1 (en) | Luminance and chrominance processing circuit of pal based vtr system | |
US6977692B2 (en) | Alternative video sync detector | |
US4456927A (en) | Video circuitry | |
US4536800A (en) | Additive pulse sampling circuit | |
KR0176628B1 (en) | Croma burst detection system | |
CA1096491A (en) | Television synchronizing signal separating circuit | |
JPH0638135A (en) | Pulse detection circuit | |
JPS5820511B2 (en) | Color signal processing device | |
KR910006855B1 (en) | Signal sampling circuit | |
US5181117A (en) | Automatic contrast controller of a video camera | |
JPH06150685A (en) | Sample-hold circuit | |
JP2537928B2 (en) | Television signal processor | |
US4163989A (en) | Detector circuit for color television receivers | |
US5185569A (en) | Peak value detecting circuit | |
KR900004347Y1 (en) | Line relative detecting circuit of monitor | |
JP2705074B2 (en) | Dropout compensation circuit | |
KR890003770B1 (en) | Automatic brightness peaking control circuit for color tv | |
EP0217443B1 (en) | Picture signal processing circuit | |
US5734440A (en) | White clip circuit | |
KR940002756Y1 (en) | Squelch circuit | |
JPS6314531Y2 (en) | ||
KR960007562Y1 (en) | A.g.c circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
LAPS | Lapse due to unpaid annual fee |