KR960007562Y1 - A.g.c circuit - Google Patents
A.g.c circuit Download PDFInfo
- Publication number
- KR960007562Y1 KR960007562Y1 KR2019900019538U KR900019538U KR960007562Y1 KR 960007562 Y1 KR960007562 Y1 KR 960007562Y1 KR 2019900019538 U KR2019900019538 U KR 2019900019538U KR 900019538 U KR900019538 U KR 900019538U KR 960007562 Y1 KR960007562 Y1 KR 960007562Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- detector
- synchronization signal
- voltage
- pedestal level
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
요약 없음No summary
Description
제1도는 종래의 자동이득제어회로의 구성블럭도.1 is a block diagram of a conventional automatic gain control circuit.
제2도는 본 고안에 의한 자동이득제어회로의 구성블럭도.2 is a block diagram of an automatic gain control circuit according to the present invention.
제3도는 제2도에 의한 자동이득제어회로의 상세회로도.3 is a detailed circuit diagram of the automatic gain control circuit according to FIG.
제4도는 제2도에 의한 자동이득제어회로로부터 출력되는 신호들의 시간파형도.4 is a time waveform diagram of signals output from the automatic gain control circuit according to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10,100 : 튜너20,200 : 자동이득제어회로10,100: tuner 20,200: automatic gain control circuit
21,210 : 동기신호검출기22,230 : 피크치검출기21,210: Sync signal detector 22,230: Peak value detector
23,240 : 이득제어증폭기30,300 :비디오검파부23,240: gain control amplifier 30,300: video detector
220 : 페데스틀레벨검출기221 : 단안정 멀티바이브레이터220: pedestal level detector 221: monostable multivibrator
C1,C2 : 콘덴서R1 : 저항C1, C2: capacitor R1: resistor
COMP1 : 비교기B1,B2 : 버퍼COMP1: Comparator B1, B2: Buffer
본 고안은 자동이득제어회로에 관한 것으로, 특히 수신측의 영상신호처리에 있어서, 중간주파수(IF) 신호처리를 위한 자동이득제어회로에 관한 것이다.The present invention relates to an automatic gain control circuit, and more particularly, to an automatic gain control circuit for intermediate frequency (IF) signal processing in a video signal processing on a receiving side.
일반적으로, VCR이나 CTV(일명 Color Television)의 중간주파수(Intermediate Frequency; 이하 IF라고 함)신호처리에 있어서, 송신측으로부터 전송되는 신호를 수신측에서 입력하게 될 때 여러가지 요인으로 수신측의 입력신호가 변동되므로 입력신호의 크기를 항상 일정하게 유지하기 위하여 초단에 자동이득제어회로(Auto Gain Control; 이하 AGC 라고 함)를 사용하고 있다.In general, in an intermediate frequency (IF) signal processing of a VCR or a CTV (aka Color Television), when a signal transmitted from a transmitting side is input at a receiving side, the receiving side input signal has various factors. Since V is fluctuating, Auto Gain Control (AGC) is used at the first stage to keep the size of input signal constant.
종래에는, 제1도에 도시된 바와 같이 안테나를 통해 전송된 RF(Radio Frequency)신호는 튜너(10)를 통과한 후 IF신호로써 출력된다. 이때, 비디오검파부(30)로부터 출력되는 비디오신호를 동기신호검출기(21)에서 수평동기신호를 검출하여 피크치검출기(22)로 출력된다. 상기 피크치검출기(22)에서는 동기신호검출기(21)의 출력신호 즉, 동기신호칩부분의 전압과 기준전압을 비교하여 동기신호팁부분의 전압과 기준전압과의 차에 해당하는 DC전압인 AGC전압이 이득제어증폭기(23)에 출력된다.Conventionally, as shown in FIG. 1, an RF signal transmitted through an antenna is output as an IF signal after passing through a tuner 10. At this time, the video signal output from the video detector 30 detects a horizontal synchronizing signal in the synchronizing signal detector 21 and outputs it to the peak value detector 22. The peak value detector 22 compares the output signal of the synchronization signal detector 21, that is, the AGC voltage which is a DC voltage corresponding to the difference between the reference signal voltage and the voltage of the synchronization signal chip part. This gain control amplifier 23 is output.
한편, 기준전압을 저항을 이용한 전압분배에 의한 전압 또는 제너다이오드를 사용한 전압으로 공급하고 있다.On the other hand, the reference voltage is supplied as a voltage by voltage division using a resistor or a voltage using a zener diode.
이때, 기준전압으로 사용되는 저항에 의해 분배된 전압은 공급전압(supply voltage)에 따라 수시로 변하고, 제너다이오드를 사용한 전압은 온도에 영향을 받는다.In this case, the voltage divided by the resistor used as the reference voltage changes from time to time according to the supply voltage, and the voltage using the zener diode is affected by the temperature.
따라서, 상술한 바와 같은 종래의 AGC회로는 영상신호의 한 부분 즉, 동기신호의 팁부분의 전압과 변동되는 기준전압을 비교한 차값으로 자동이득제어를 하게 되므로, 화면의 콘트라스트에 영향을 주게 되어 화질열화로인하여 해상도가 떨어지는 문제점이 있었다.Therefore, the conventional AGC circuit as described above performs automatic gain control with a difference value comparing the voltage of one portion of the image signal, that is, the tip portion of the synchronization signal, with the variable reference voltage, thereby affecting the contrast of the screen. There was a problem that the resolution is lowered due to deterioration of image quality.
상기한 문제점을 극복하기 위하여, 페데스틀레벨을 기준전압으로 공급하여 동기신호의 페데스틀레벨과 동기신호팁사이의 전압차를 검출하여 AGC전압으로 공급함으로써 공급전압이나 온도에 영향을 받지 않는 AGC회로를 제공하는데 그 목적이 있다.In order to overcome the above problems, the pedestal level is supplied as a reference voltage to detect a voltage difference between the pedestal level of the synchronous signal and the synchronous signal tip and is supplied to the AGC voltage so as not to be affected by the supply voltage or temperature. The purpose is to provide an AGC circuit.
상술한 목적을 달성하기 위하여, 본 고안에 의한 AGC회로는 비디오신호로부터 동기신호를 검출하는 동기신호검출기와, 상기 동기신호로부터 페데스틀레벨을 검출하는 페데스틀레벨검출기와, 상기 동기신호검출기의 출력신호와 상기 페데스틀레벨검출기의 출력신호의 차를 검출하여 AGC전압을 출력하는 피크치검출기와, IF신호를 상기 피크치검출기로부터 출력되는 AGC전압에 따라 증폭해서 AGC된 신호를 출력하는 이득제어증폭기를 포함함을 특징으로 하고 있다.In order to achieve the above object, the AGC circuit according to the present invention includes a synchronization signal detector for detecting a synchronization signal from a video signal, a pedestal level detector for detecting a pedestal level from the synchronization signal, and the synchronization signal detector. A peak value detector for detecting a difference between the output signal of the peak signal and the pedestal level detector and outputting an AGC voltage, and a gain control for outputting an AGC signal by amplifying an IF signal according to the AGC voltage output from the peak value detector. It includes an amplifier.
이하, 첨부된 도면을 참조하여 본 고안에 의한 AGC회로에 대하여 설명하기로 한다.Hereinafter, an AGC circuit according to the present invention will be described with reference to the accompanying drawings.
제2도는 본 고안에 의한 AGC회로의 전체구성 블럭도이다.2 is a block diagram of the overall configuration of the AGC circuit according to the present invention.
제2도에 의하면, 안테나로부터 전송된 RF신호를 튜너(100)에서 IF신호로써 출력된다. 상기 IF신호를 입력한 AGC회로(200)는 AGC된 IF신호를 발생하여 비디오검파부(300)에 출력되고, 상기 비디오검파부(300)에서는 상기 AGC회로(200)의 출력신호중 비디오신호를 검출한다.According to FIG. 2, the RF signal transmitted from the antenna is output from the tuner 100 as an IF signal. The AGC circuit 200 inputting the IF signal generates an AGC IF signal and outputs it to the video detector 300, and the video detector 300 detects a video signal among the output signals of the AGC circuit 200. do.
상기 AGC회로(200)는 비디오신호로부터 동기신호를 검출하는 동기신호검출기(210)와, 상기 동기신호검출기(210)로부터 출력되는 동기신호의 페레스틀레벨을 검출하는 페레스틀 레벨검출기(220)와, 상기 동기검파기(210)로부터 출력되는 동기신호와 상기 페데스틀레벨검출기(220)로부터 출력되는 페데스틀레벨을 비교한 후 페데스틀레벨전압과 동기신호의 팁부분의 전압차에 해당하는 AGC전압을 출력하는 피크치검출기(230)와, 상기 AGC전압에 따라 IF신호를 증폭하는 이득제어증폭기(240)를 포함하고 있다.The AGC circuit 200 includes a synchronization signal detector 210 for detecting a synchronization signal from a video signal, a pestle level detector 220 for detecting a threshold level of the synchronization signal output from the synchronization signal detector 210; After comparing the synchronous signal output from the synchronous detector 210 with the pedestal level output from the pedestal level detector 220, the voltage difference between the pedestal level voltage and the tip portion of the synchronous signal is compared. A peak value detector 230 for outputting an AGC voltage, and a gain control amplifier 240 for amplifying an IF signal according to the AGC voltage.
본 고안에 의한 AGC회로에 대하여 상세히 설명하기로 한다.The AGC circuit according to the present invention will be described in detail.
제3도는 제2도에 의한 AGC회로의 상세회로도이고, 제4도를 결부시켜 설명하기로 한다.FIG. 3 is a detailed circuit diagram of the AGC circuit according to FIG. 2 and will be described with reference to FIG.
제3도에 의하면 동기신호검출기(210)에 입력되는 비디오신호는 복합영상신호이다.3, the video signal input to the synchronization signal detector 210 is a composite video signal.
상기 동기신호검출기(210)에서는 복합영상신호에서 수평동기신호를 검출하게 되며, 검출된 수평동기신호의 파형은 제4도의 A와 같이 영상신호중에서 가장 어두운 부분을 나타내는 기준레벨인 페데스틀레벨(a)과 동기신호의 팁(b)부분이 도시되어 있다.The sync signal detector 210 detects a horizontal sync signal from the composite video signal, and the waveform of the detected horizontal sync signal is a reference level representing the darkest part of the video signal as shown in FIG. a) and the tip (b) part of the synchronization signal are shown.
페데스틀레벨검출기(220)의 단안정 멀티바이브레이터(221)의 출력신호는 상기 동기신호검출기(210)의 동기신호를 반전시킨 후, 동기신호의 상승엣지에서 상승되어 동기신호의 주기보다 훨씬 긴 시간동안 딜레이시킨다. 다시 이 신호를 반전시키면 제4도의 B에 도시된 바와 같은 파형의 게이트신호가 발생된다. 상기 단안정 멀티바이브레이터(221)의 출력신호가 하이상태에서 제1버퍼(B1)를 온시키고, 상기 동기신호검출기(210)로 부터 출력되는 동기신호의 페데스틀레벨을 샘플링하여 콘덴서(C1)에 충전시킨다. 상기 콘덴서(C1)에 충전된 전압은 제2버퍼(B2)를 통해 피크치검출기(230)의 비교기(COMP1)의 반전단자에 기준전압으로 입력된다.The output signal of the monostable multivibrator 221 of the pedestal level detector 220 inverts the synchronization signal of the synchronization signal detector 210 and then rises at the rising edge of the synchronization signal, which is much longer than the period of the synchronization signal. Delay for time. When the signal is inverted again, a gate signal having a waveform as shown in B of FIG. 4 is generated. When the output signal of the monostable multivibrator 221 is in a high state, the first buffer B1 is turned on, and the capacitor C1 is sampled by sampling the pedestal level of the synchronization signal output from the synchronization signal detector 210. Charge to The voltage charged in the capacitor C1 is input to the inverting terminal of the comparator COMP1 of the peak value detector 230 through the second buffer B2 as a reference voltage.
또한, 상기 단안정 멀티바이브레이터(221)의 출력신호가 로우상태일때도 상기 콘덴서(C1)에 충전된 전압이 홀드되어 상기 비교기(COMP1)의 기준전압으로 공급된다.In addition, even when the output signal of the monostable multivibrator 221 is low, the voltage charged in the capacitor C1 is held and supplied to the reference voltage of the comparator COMP1.
따라서, 비교기(COMP1)의 기준전압은 항상 동기신호의 페데스틀레벨이 된다.Therefore, the reference voltage of the comparator COMP1 always becomes the pedestal level of the synchronization signal.
상기 비교기(COMP1)에서는 상기 동기신호검출기(210)로부터 출력되는 동기신호와 상기 피크치검출부(220)의 출력신호인 페데스틀레벨을 기준전압으로 하여 비교하므로 수평동기 기간만 비교된 출력이 나타난다.The comparator COMP1 compares the synchronous signal output from the synchronous signal detector 210 with the pedestal level, which is the output signal of the peak value detector 220, as a reference voltage, so that only the horizontal synchronous period is compared.
상기 비교기(COMP1)의 출력단자에 접속된 저항(R1) 및 콘덴서(C2)는 동기신호팁 부분의 전압을 검출한다. 상기 콘덴서(C2)에 흐르는 충전전류는 작고, 방전전류는 크게해서 동기신호팁의 피크전압이 검출되도록 한다. 이때, 피크치검출기(230)의 출력신호의 파형은 제4도의 C에 도시된 바와 같다.The resistor R1 and the capacitor C2 connected to the output terminal of the comparator COMP1 detect the voltage of the sync signal tip portion. The charging current flowing through the capacitor C2 is small and the discharge current is large so that the peak voltage of the sync signal tip is detected. At this time, the waveform of the output signal of the peak value detector 230 is as shown in C of FIG.
여기서, 입력신호가 크다는 것은 페데스틀레벨과 동기신호팁의 차이가 크다는 것을 의미하며, 이때 이득제어증폭기(240)의 이득을 낮추어 IF신호의 크기를 감소시키게 된다.Here, the large input signal means that the difference between the pedestal level and the synchronization signal tip is large. In this case, the gain of the gain control amplifier 240 is reduced to reduce the size of the IF signal.
이상으로 상술한 바와 같이, 본 고안에 의한 AGC회로는 페데스틀레벨과 동기신호팁과의 차에 해당하는 DC전압을 AGC전압으로 사용함으로써 일정한 레벨의 입력신호를 공급할 수 있어 선명한 화면을 제공하게 되므로 해상도를 높일 수 있는 효과가 있다.As described above, the AGC circuit according to the present invention uses a DC voltage corresponding to the difference between the pedestal level and the synchronization signal tip as the AGC voltage to supply a constant level input signal, thereby providing a clear screen. Therefore, the resolution can be increased.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900019538U KR960007562Y1 (en) | 1990-12-11 | 1990-12-11 | A.g.c circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900019538U KR960007562Y1 (en) | 1990-12-11 | 1990-12-11 | A.g.c circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920014276U KR920014276U (en) | 1992-07-27 |
| KR960007562Y1 true KR960007562Y1 (en) | 1996-08-30 |
Family
ID=19306783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900019538U KR960007562Y1 (en) | 1990-12-11 | 1990-12-11 | A.g.c circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960007562Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990012236A (en) * | 1997-07-28 | 1999-02-25 | 윤종용 | ALB with automatic gain control Video Amplifier |
-
1990
- 1990-12-11 KR KR2019900019538U patent/KR960007562Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920014276U (en) | 1992-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2792496A (en) | Stabilized direct current setting apparatus | |
| KR960002699B1 (en) | Clamping circuit for clamping video signal including synchronizing signal | |
| US4331982A (en) | Sample and hold circuit particularly for small signals | |
| US4631589A (en) | Dark level restoring circuit | |
| US2673892A (en) | Automatic-control apparatus for television receivers | |
| US5841488A (en) | Multiple video input clamping arrangement | |
| US5216509A (en) | Sampler hold circuit for CCD image-sensor signal | |
| US4496978A (en) | Noise detecting circuit and television receiver employing the same | |
| KR960007562Y1 (en) | A.g.c circuit | |
| EP0142188B1 (en) | Signal-dropout correction circuit for correcting video signals disturbed by signal dropouts | |
| US4237489A (en) | Video black level reference system | |
| US2550960A (en) | Television receiver contrast and brightness control | |
| FI63144B (en) | TELEVISIONSMOTTAGARE MED EN SYKRON DETEKTORKRETS OCH EN FREKVENSAVVIKNINGSDETEKTORKRETS | |
| EP0467373A2 (en) | Black level compensation circuit | |
| US8199260B2 (en) | Picture signal detecting apparatus | |
| US4148068A (en) | Television synchronizing signal separating circuit | |
| EP0059379B1 (en) | Noise detecting circuit and television receiver employing the same | |
| US3912864A (en) | Circuit arrangement for supplying pulses having a defined pulse edge duration in a television image signal | |
| KR100209378B1 (en) | Apparatus for compensating black level of brightness signal | |
| KR0160118B1 (en) | Automatic gain controlling circuit | |
| KR100241764B1 (en) | Automatic gain cintroller using hdtv | |
| JP2551389B2 (en) | Television receiver | |
| KR0170238B1 (en) | Automatic gain control circuit for intermediate frequency signal processing | |
| KR950030650A (en) | Automatic Gain Control of HTV Receiver | |
| KR0176147B1 (en) | Automatic control circuit for clamp level |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050727 Year of fee payment: 10 |
|
| EXPY | Expiration of term |