Claims (2)
제1출력단을 하이레벨의 전압으로 프리차징시키는 프리차징용 모스트랜지스터를 포함하여 셀 선택 어드레스신호가 펄스형 신호 및 레벨형신호로 이루어진 경우 상기 셀 선택 어드레스신호가 정상 어드레스신호인지 아니면 리던던시 어드레스신호인지를 감지하는 리던던시 회로에 있어서, 각각 소스단자가 접지전압 공급부에 연결되며 펄스형 어드레스신호가 게이트단자로 입력되는 둘 이상의 펄스형 어드레스신호 인가용 모스트랜지스터와, 각각 상기 제1출력단과 펄스형 어드레스 신호 인가용 모스트랜지스터에 연결되고 외부에서 절단이 가능하여 상기 제1출력단에 프리차징된 전압이 펄스형 어드레스 인가용 모스트랜지스터를 통하여 접지 전압 공급부로 방전되는 것을 제어하기 위한 둘 이상의 절단형 제1퓨즈와, 각각 소스단자가 접지전압 공급부에 연결되며 레벨형 어드레스신호가 게이트단자로 입력되는 둘 이상의 레벨형 어드레스 인가용 모스트랜지스터와, 외부에서 절단이 가능하고 각각 상기 한쌍의 레벨형 어드레스 신호 인가용 모스트랜지스터와 중간 노드 사이에 연결되는 둘 이상의 절단형 제2퓨즈와, 상기 제1출력단과 중간 노드 사이에 접속되며 상기 레벨형 어드레스 신호인가용 모스트랜지스터 및 제2퓨즈를 통하여 입력되는 레벨형 어드레스신호에 따른 공급 전압의 제1출력단으로의 전달을 제어하기 위한 레벨형 어드레스신호 스위칭수단과, 소자의 로 또는 컬럼 동작 인에이블신호와 상기 제1출력단의 신호를 조합하는 논리게이트로 구비하며, 상기 레벨형 어드레스신호 스위칭수단에 의하여 상기 레벨형 어드레스신호의 인가에 따른 이전에 인가되어 하이레벨로 유지되어 있는 어드레스신호에 의하면 턴 온되어 있는 둘 이상의 레벨형 어드레스 인가용 모스트랜지스터으로부터의 제1출력단으로의 전압 전달이 차단제어되어 상기 레벨형 어드레스 인가용 모스트랜지스터와 프리차징용 모스트랜지스터가 동시에 턴 온되는 것이 방지되는 것을 특징으로 하는 리던던시 회로.Including a precharging morph transistor for precharging the first output terminal to a high level voltage, if the cell select address signal is a pulse type signal and a level signal, whether the cell select address signal is a normal address signal or a redundancy address signal. 10. A redundancy circuit for detecting a signal, comprising: two or more pulsed address signal applying MOS transistors each having a source terminal connected to a ground voltage supply and a pulsed address signal being input to a gate terminal, and the first output terminal and the pulsed address signal, respectively. Two or more cut-out first fuses connected to the applying MOS transistor and capable of cutting externally so that the voltage precharged to the first output terminal is discharged to the ground voltage supply through the pulse type address applying MOS transistor; , Each of the source terminals At least two level type address transistors for inputting a level address signal to the gate terminal, and externally disconnectable and connected between the pair of level transistors for applying a level address signal and an intermediate node, respectively. Two or more truncated second fuses, connected between the first output terminal and the intermediate node, to the first output terminal of the supply voltage according to the level type address signal input through the level transistor for applying the level type address signal and the second fuse; A level type address signal switching means for controlling transmission, and a logic gate for combining a low or column operation enable signal of the element and a signal of the first output terminal, and the level type address signal switching means. It is previously applied according to the application of the address signal and remains at a high level. According to the address signal, the voltage transfer from the two or more level type address applying MOS transistors turned on to the first output terminal is blocked and controlled so that the level type address applying MOS transistor and the precharging MOS transistor are turned on at the same time. Redundancy circuit, characterized in that it is prevented.
제1항에 있어서, 상기 레벨형 어드레스신호 스위칭수단은 2개의 펄스형 어드레스신호를 조합하기 위한 노어 게이트와, 상기 노오 게이트의 조합신호에 의해 스위칭 제어되는 모스트랜지스터로 구성된 것을 특징으로 하는 리던던시 회로.2. The redundancy circuit according to claim 1, wherein the level type address signal switching means comprises a NOR gate for combining two pulsed address signals, and a MOS transistor which is switched and controlled by the combination signal of the NO gate.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.