KR970003143Y1

KR970003143Y1 - Pulse recurrence circuit

Info

Publication number: KR970003143Y1
Application number: KR2019910023057U
Authority: KR
Inventors: 송병택
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1991-12-20
Filing date: 1991-12-20
Publication date: 1997-04-12
Also published as: KR930016692U

Abstract

내용없음.None.

Description

Pulse generator

제1도는 종래의 인버터 회로도.1 is a conventional inverter circuit diagram.

제2도는 본 고안에 따른 펄스 발생회로의 각단의 전류 및 전압 파형도.2 is a current and voltage waveform diagram of each stage of the pulse generating circuit according to the present invention.

제3도는 제2도 회로에서의 각 위치에서 발생한 전압 및 전류 파형도.3 is a diagram of voltage and current waveforms occurring at each location in the FIG. 2 circuit.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 구형과 발생부 2 : 펄스 발생부1: sphere and generator 2: pulse generator

X : 크리스탈 발진기X: Crystal Oscillator

본 고안은 기준 발진 주파수의 두배에 해당하는 주파수를 발생하는 펄스 발생회로에 관한 것으로, 특히, CMOS의 스위칭시 순간적으로 흐르는 전원 전류를 이용하여 짧은 폭의 펄스를 만드는데 적당한 펄스 발생회로에 관한 것이다.The present invention relates to a pulse generating circuit for generating a frequency corresponding to twice the reference oscillation frequency, and more particularly, to a pulse generating circuit suitable for making a short width pulse by using the instantaneous power supply current when switching the CMOS.

일반적으로 임의의 펄스를 입력받아 그것의 역펄스를 출력하는 회로로 널리 사용되는 것은 제1a도에 도시한 바와 같은 인버터 회로로서, 이것은 일본 특개소 61-269530호에 공개되어 있다. 인버터 회로는 보통 nMOS트랜지스터(Q1)와, pMOS트랜지스터(Q2)로 구성되며, pMOS트랜지스터의 소소전극은 전원VDD에 접속되고 nMOS트랜지스터의 소오스는 접지된다. 이러한 구성의 인버터 회로는 입력단자(A)에 하이전압(논리값1)이 인가되면 출력단자(B)에는 로우전압(논리값0)이 나타난다. 제1b도는 인터버회로의 입출력관계를 도시한 것이다.In general, an inverter circuit as shown in Fig. 1a is widely used as a circuit for receiving an arbitrary pulse and outputting the reverse pulse thereof, which is disclosed in Japanese Patent Laid-Open No. 61-269530. The inverter circuit is usually composed of an nMOS transistor Q1 and a pMOS transistor Q2. The source electrode of the pMOS transistor is connected to the power supply VDD and the source of the nMOS transistor is grounded. In the inverter circuit having such a configuration, when a high voltage (logical value 1) is applied to the input terminal A, a low voltage (logical value 0) appears at the output terminal B. FIG. 1B shows the input / output relationship of the interleaver circuit.

본 고안의 목적은 구형파 발생기에서 출력된 펄스를 받아 인버터를 이용하여 구형파 펄스 주파수의 2배이고 펄스폭이 좁은 펄스 발생회로를 제공하는데 그 목적이 있다.An object of the present invention is to provide a pulse generator circuit having a pulse width of twice the square wave pulse frequency and a narrow pulse width using an inverter by receiving a pulse output from the square wave generator.

이러한 목적은 크리스탈 발진기 및 인터버로 구성된 구형파 발생부와, 이 구형파 발생부에서 출력되는 신호를 입력받아 매 주기마다 두 개의 펄스를 변환시키는 펄스 발생부로 구성된 펄스발생회로에 의하여 간단히 실현할 수 있다.This object can be easily realized by a pulse generator circuit comprising a square wave generator comprising a crystal oscillator and an interlock, and a pulse generator for receiving a signal output from the square wave generator and converting two pulses every cycle.

이하에서는 첨부도면을 참조하여 본 고안의 실시예를 상술한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

제2도는 본 고안에 따른 펄스발생회로의 구성도로서, 구형파 발생부(1)와 펄스발생부(2)로 되어 있다.2 is a configuration diagram of a pulse generating circuit according to the present invention, and includes a square wave generating unit 1 and a pulse generating unit 2. As shown in FIG.

상기 구형파 발생부(1)는 인버터(IC1)와, 저항(R1,R2), 캐피시터(C1,C2)크리스탈 발진기(X)로 구성되며, 펄스발생부(2)는 전위 전압부(VDD)와, MOS트랜지스터(Q1) 및 저항(RO)으로 구성된다.The square wave generator 1 includes an inverter IC1, resistors R1 and R2, capacitors C1 and C2 crystal oscillator X, and the pulse generator 2 includes a potential voltage part VDD and , A MOS transistor Q1 and a resistor RO.

구형파 발생부(1)의 출력을 받아서 서로 배타적으로 온되는 펄스 발생부(2)의 MOS트랜지스터(Q1,Q2)는, 구형파 발생부(1)의 인버터(IC1)의 출력위상이 발전될 때마다 짧은 폭의 펄스를 발생시킨다.The MOS transistors Q1 and Q2 of the pulse generator 2 that receive the output of the square wave generator 1 and are exclusively on each other are each time the output phase of the inverter IC1 of the square wave generator 1 is generated. Generate short pulses.

상기 펄스 발생부(2)는 소오스가 전원전압부(VDD)에 연결되고 게이트는 구형파발생부(1)의 출력에 연결된 pMOS트랜지스터(Q1)와, 소오스가 트랜지스터(Q1)의 트레인에 연결되고 게이트는 구형파 발생부(1)의 출력에 연결되며 드레인은 저항(RO)에 연결되어 접지되는 nMOS트랜지스터(Q2)로 구성된다.The pulse generator 2 has a pMOS transistor Q1 having a source connected to the power supply voltage unit VDD and a gate connected to the output of the square wave generator 1, and a source connected to a train of the transistor Q1 and having a gate. Is connected to the output of the square wave generator 1, and the drain is composed of an nMOS transistor Q2 connected to the resistor RO and grounded.

제3도는 제2도 회로에서 각 지점 A, B, C에 대한 전압파형과 전류상태를 도시한 도면이다. 이 도면을 참조하여 제2도 회로의 펄스발생동작을 상술한다.3 is a diagram illustrating voltage waveforms and current states of respective points A, B, and C in the circuit of FIG. The pulse generation operation of the circuit of FIG. 2 will be described in detail with reference to this drawing.

크리스탈 발진기(X)의 발진파는 인버터(IC1)에 의해 정형되어 출력점 A에는 제3도(A)와 같은 구형파가 나타난다. 상기 구형파는 펄스 발생부(2)의 pMOS 및 nMOS트랜지스터(Q1,Q2)로 구성되는 인버터로 입력되고, 이때 B지점에 나타나는 파형은 제3도(B)와 같이 반전된 파형이다.The oscillation wave of the crystal oscillator X is shaped by the inverter IC1, and a square wave like that shown in FIG. The square wave is input to an inverter composed of the pMOS and nMOS transistors Q1 and Q2 of the pulse generator 2, and the waveform appearing at the point B is a waveform inverted as shown in FIG.

정상 상태에서는 트랜지스터(Q10) 또는 (Q2) 중 어느 한 개가 차단상태가 되므로 전류IDD가 흐르지 않으나, 논리 상태가 0에서 1로 또는 1에서 0으로 바뀌는 순간에는 두 개의 트랜지스터(Q1,Q2)가 반쯤 도통된 상태가 되어 순간전원 전류가 흐르게 되며, 따라서 저항(RO)에 의해 C점는 제3도(C)와 같이 짧은 폭의 펄스가 출력된다.In the normal state, either one of the transistors Q10 or (Q2) is blocked, so the current IDD does not flow, but at the moment when the logic state changes from 0 to 1 or from 1 to 0, the two transistors (Q1, Q2) are halfway. In the conduction state, the instantaneous power supply current flows. Accordingly, a pulse having a short width as shown in FIG.

입력구형파는 한 주기동안 논리상태가 두 번 바뀌게 되어 C점에는 한 주기동안에 두 개의 펄스가 발생되므로, 따라서 출력 펄스의 주파수는 입력 구형파 주파수의 두배가 된다.Since the input square wave changes its logic state twice during one period and two pulses are generated at one point in C, the frequency of the output pulse is twice the frequency of the input square wave.

이와 같이 본 고안에 따른 펄스 발생회로는, CMOS에서 스위칭 작동시에 흐르는 불필요한 전원전류를 이용하여 간단한 펄스 발생기를 만들 수 있는 효과가 있다.As described above, the pulse generating circuit according to the present invention has the effect of making a simple pulse generator by using unnecessary power supply current flowing during the switching operation in the CMOS.

Claims

(Two-correction) A circuit for generating a pulse having a frequency corresponding to twice the reference oscillation frequency, the square wave generator 1 comprising a crystal oscillator and an inverter, and an output terminal of the square wave generator 1 The PMO transistor and the EnMOS transistor which receive the output signal generated by the gate as the gate are connected in series with each other, and the two PMO transistors and the EnMOS transistor connected in series are connected in series with the output resistance again, And a double pulse generator 2 connected to the pulsed pulse generator 2 so that the two PMOS transistors and the NMOS transistors are simultaneously turned on at a short instant when the potential of the square wave generated by the square wave generator changes. And generating a short pulse voltage at the output resistance by flowing a current.