KR970003138Y1

KR970003138Y1 - Multi input adaptor

Info

Publication number: KR970003138Y1
Application number: KR2019940016969U
Authority: KR
Inventors: 서부길; 이정훈
Original assignee: 현대전자산업 주식회사; 김주용
Priority date: 1994-07-08
Filing date: 1994-07-08
Publication date: 1997-04-12
Also published as: KR960005995U

Abstract

내용없음.None.

Description

Multiple input adapter

제1도는 종래 기술에 따른 입력부 중 하나의 입력단 부위를 도시한 상세 회로도.1 is a detailed circuit diagram showing an input terminal portion of one of the input units according to the prior art.

제2도는 본 고안은 일실시예인 이중 입력 어뎁터를 사용한 입력부 중 하나의 입력단 부위를 도시한 상세 회로도.2 is a detailed circuit diagram illustrating an input terminal portion of one of the input units using the dual input adapter according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10, 20 : 입력부 11, 21, 22 : 외부 입력 데이터10, 20: input unit 11, 21, 22: external input data

30 : 이중 입력 어뎁터 31 : 선택 스위치30: dual input adapter 31: selection switch

32 : npn 트랜지스터32: npn transistor

본 고안은 공장 자동화에 사용되는 프로그래머블 논리 제어기(PLC : Programmable Logic Controller : 이하 PLC라 칭함)에서 다수의 입력단을 갖는 입력부에 연결하여 사용하는 것으로, 다수의 외부 입력 데이터를 입력받아 각각 OR 연산 또는 AND연산하여 임의의 입력단으로 전달해 주는 다중 입력 어뎁터(Multy Input Adapter)에 관한 것이다.The present invention is used by connecting to an input unit having a plurality of input terminals in a programmable logic controller (PLC: PLC), which is used for factory automation. It relates to a multiple input adapter (Multy Input Adapter) that calculates and delivers to an arbitrary input.

일반적으로, PLC의 입력부에는 자체 한정된 수의 입력단을 가지고 있으며, 이러한 각각의 입력단을 통하여 입력 데이터를 실제 제어를 담당하는 PLC내부회로로 입력받는다.In general, the input unit of the PLC has a limited number of input stages, and through each of these input stages, input data is input to the PLC internal circuit that is responsible for the actual control.

PLC의 입력부 중 임의의 한 입력단 부위를 상세하게 도시한 상세회로도인 도면 제1도를 참조하여 종래 기술을 설명하면, 도면에 도시된 바와 같이 종래에는 입력단 하나에 외부 입력 데이터(11)하나를 입력받아 PLC내부회로로 전달하게 되어 있다. 여기서, 상기 외부 입력 데이터(11)는 편의상 스위치로 표시했으며, 상기 입력부(10)는 공지의 구성이므로 상세한 설명은 피하기로 한다.The prior art will be described with reference to FIG. 1, which is a detailed circuit diagram showing in detail an arbitrary input terminal portion of an input unit of a PLC. As shown in the drawing, one external input data 11 is conventionally input to one input terminal. It receives the data and passes it to the PLC internal circuit. Here, the external input data 11 is shown as a switch for convenience, and since the input unit 10 is a well-known configuration, a detailed description thereof will be omitted.

그러나, 종래에는 외부 입력 데이터가 많아 질수록 입력부를, 즉, 입력단의 갯수를 증설해야만 하고, 또한 PLC를 포함하는 시스템을 구성하거나 제조 및 변경시에는 입력부 자체의 한정된 입력단수에 맞춰 외부 입력 데이터를 설정해야 하기 때문에 시스템의 운영, 구성, 제조, 변경 등에 어려움이 많아지는 문제점을 초래 했다.However, conventionally, as the number of external input data increases, the number of input units, that is, the number of input stages must be increased, and when configuring a system including a PLC or manufacturing and changing the external input data, the external input data can be adjusted according to the limited input stage of the input unit itself. Because of the need to set up, the problem of operating, configuring, manufacturing, and modifying the system is increased.

따라서, 상기 문제점을 해결하기 위하여 안출된 본 고안은 하나의 입력단에 여러개의 외부 입력 데이터를 전달해 줌으로써 PLC를 포함하는 시스템의 운영, 구성, 제조, 변경 등을 용이하게 하는 다중 입력어뎁터를 제공하는데 그 목적이 있다.Accordingly, the present invention devised to solve the above problems provides multiple input adapters for facilitating the operation, configuration, manufacture, and modification of a system including a PLC by delivering multiple external input data to one input stage. There is a purpose.

상기 목적을 달성하기 위하여 본 고안은 적어도 하나의 입력단을 갖는 입력부 중 임의의 한 입력단에 다수의 외부 입력 데이터를 AND나 OR연산하여 전달하는 다중 입력 어뎁터에 있어서, 상기 다수의 외부 입력 데이터를 AND나 OR연산하는 연산수단; 상기 연산수단에 의하여 AND나 OR연산된 상기 다수의 외부 입력 데이터에 따라 입력단에 구동전압을 공급 및 차단하는 수위칭 수단을 포함하여 구성되는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a multi-input adapter for ANDing or ORing a plurality of external input data to any one of the input units having at least one input terminal, and Computing means for ORing; And a leveling means for supplying and blocking a driving voltage to an input terminal according to the plurality of external input data ANDed or ORed by the calculating means.

이하, 첨부된 도면 제2도를 참조하여 본 고안의 일실시예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 2.

먼저, 제2도는 본 고안의 다중 입력 어뎁터 중 일실시예인 이중입력 어뎁터를 사용한 입력부의 임의의 한 입력단 부위를 상세하게 도시한 회로도로서, 도면에 도시된 바와 같이 이중 입력 어뎁터(30)는 2개의 외부 입력데이터(21,22)를 입력받아 입력부(20)중 하나의 입력단에 외부 입력 데이터를 전달하게 된다. 이때, 상기 이중 입력어뎁터(30)는 도면에 도시된 바와 같이 상기 2개의 외부 입력 데이터(21,22)를 사용자의 필요에 따라 AND나 OR연산하는 선택스위치(31); 상기 선택 스위치(31)에 의하여 AND나 OR연산된 상기 2개의 외부 입력 데이터(21,22)를 베이스 신호로 하며, 입력부(20)의 입력단에 컬렉터를 연결하고, 에미터는 접지시킴으로써, 상기 베이스 신호에 따라 구동전압 24V를 입력단에 인가하는 npn트랜지스터(32)를 포함하여 구성된다.First, FIG. 2 is a circuit diagram showing in detail an arbitrary input end portion of an input unit using a dual input adapter, which is one embodiment among multiple input adapters of the present invention. As shown in the drawing, the dual input adapter 30 has two The external input data 21 and 22 are received and the external input data is transmitted to one input terminal of the input unit 20. In this case, the dual input adapter 30 includes a selection switch 31 for ANDing or ORing the two external input data 21, 22 as required by a user; The two external input data 21 and 22 which are ANDed or ORed by the selector switch 31 are used as base signals, a collector is connected to an input terminal of the input unit 20, and the emitter is grounded. The npn transistor 32 is configured to apply the driving voltage 24V to the input terminal.

이때, 도면에 도시된 a1내지 a3, b1 내지 b3, c1내지 c3는 각각 상기 선택 스위치(31)를 구성하는 3개의 스위치 각각의 단자를 나타낸 것으로서, 이를 이용하여 그 구조를 살펴보자. 먼저, 도면에 도시된 바와 같이 상기 선택스위치는 연동되는 3개의 스위치를 구비하되, 9개의 각 단자중 a1, a3, c3는 제1 외부 입력 데이터를 나타내는 제1스위치(21)의 입력단에 연결시키고, 상길 제1스위치(21)의 출력은 하나의 저항을 통하여 상기 npn트랜지스터의 베이스 신호로 인가시키고, 또한 9개의 각 단자 중 b3와 구동전압 24V출력단은 제2 외부 입력데이터를 나타내는 제2스위치(22)의 입력단에 연결시키고, 상기 제2스위치(22)의 출력단은 c2에 연결시키며, 또한 b2와 c1사이에는 다른 하나의 저항을 서로 연결시키고, a2와 c1 및 b1과 상기 npn트랜지스터(32)의 베이스단을 쇼트(short)시킴으로써, 스위칭되어 상기 단자 중 b1와 c1, b2와 c2, b3를 쇼트시키면 2개의 외부 입력 데이터(21,22)를 OR연산하고, 다시 스위칭되어 상기 단자중 a1와 c1, b2와 c2, a3와 c3를 쇼트시키면 2개의 외부 입력 데이터(21,22)를 AND연산하는 최종 선택 스위치(31)를 구성한다. 따라서, 3개의 수위치가 동시에 수위칭되어, 즉, 연동되어 상기 2개의 외부 입력 데이터(21,22)를 AND나 OR연산하게 된다.In this case, a1 to a3, b1 to b3, and c1 to c3 illustrated in the drawings represent terminals of each of the three switches constituting the selection switch 31, and the structure thereof will be described using the same. First, as shown in the drawing, the selection switch includes three switches that are interlocked, and a1, a3, and c3 of the nine terminals are connected to an input terminal of the first switch 21 representing the first external input data. The output of the first switch 21 is applied as a base signal of the npn transistor through one resistor, and among the nine terminals, b3 and the driving voltage 24V output terminal are second switches indicating second external input data. 22), the output terminal of the second switch 22 is connected to c2, and another resistor is connected between b2 and c1, and a2 and c1 and b1 and the npn transistor 32 are connected to each other. By shorting the base end of the switch, switching to short the b1 and c1, b2 and c2, and b3 of the terminals OR-operates two external input data 21 and 22, and switches again to switch between a1 and the shorting c1, b2 and c2, a3 and c3 Surface 2 constitutes a final selection switch 31 for calculating the external input data (21,22) AND. Thus, three male positions are simultaneously leveled, i.e., interlocked to AND or OR the two external input data 21,22.

참고적으로, 도면에 도시된 선택 스위치(31)상태는 병렬 방식으로 외부 입력 데이터(21,22)를 변환하는 경우이며, 상기 2개의 외부 입력 데이터(21,22)중 어느 하나라도 인가되면 npn트랜지스터(32)를 온(ON)시켜줌으로써, 입력부(20)의 입력단에 인가되어 있던 전압이 상기 npn트랜지스터(32)를 통하여 흘러 입력단을 온 시킨다.For reference, the state of the selection switch 31 shown in the drawing is a case of converting the external input data 21, 22 in a parallel manner, and if either of the two external input data 21, 22 is applied, npn. By turning on the transistor 32, the voltage applied to the input terminal of the input unit 20 flows through the npn transistor 32 to turn on the input terminal.

여기서, 외부 입력 데이터를 한 번에 여러개를 전달할 수 있는 다중 입력 어뎁터를 제조하기 위해서는 선택 스위치를 그에 맞게 변형하면 된다. 이것은 통상의 지식을 가진자가 용이하게 실시할 수 있으므로 상세한 설명은 피하기로 한다.Herein, in order to manufacture a multi-input adapter capable of transferring a plurality of external input data at once, the selection switch may be modified accordingly. Since this can be easily carried out by those skilled in the art, detailed description thereof will be omitted.

상기와 같이 이루어지는 본 고안은 2개 또는 그 이상의 외부 입력 데이터를 입력부 중 하나의 입력단에 인가할 수 있고, 그 입력 방법을 AND나 OR연산하기가 용이함으로써 입력단수의 활용도를 향상시키는 특유의 효과가 있다.According to the present invention, two or more external input data can be applied to one input terminal of the input unit, and the unique effect of improving the utilization of the input stage can be obtained by easily ANDing or ORing the input method. have.

Claims

A multi-input adapter for ANDing or ORing a plurality of external input data (21, 22) to any one of the inputs (20) having at least one input stage, wherein the plurality of external input data (21, 22) Arithmetic means (31) for AND or OR arithmetic operation); And leveling means (32) for supplying and interrupting a driving voltage to an input terminal according to the plurality of external input data (21, 22), which are ANDed or ORed by the calculating means (31). Multiple input adapter.