KR970002386B1 - Lcd interface circuit - Google Patents
Lcd interface circuit Download PDFInfo
- Publication number
- KR970002386B1 KR970002386B1 KR1019940025742A KR19940025742A KR970002386B1 KR 970002386 B1 KR970002386 B1 KR 970002386B1 KR 1019940025742 A KR1019940025742 A KR 1019940025742A KR 19940025742 A KR19940025742 A KR 19940025742A KR 970002386 B1 KR970002386 B1 KR 970002386B1
- Authority
- KR
- South Korea
- Prior art keywords
- display
- parallel
- unit
- signal
- lcd
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
제1도는 일반적인 컬러 엘씨디 인터페이스회로에 대한 블록도.1 is a block diagram of a general color LCD interface circuit.
제2도는 본 발명의 컬러 엘씨디 인터페이스회로가 적용되는 디스플레이장치의 전체 블록도.2 is a block diagram of a display device to which the color LCD interface circuit of the present invention is applied.
제3도는 제2도에서 엘씨디 인터페이스부의 일실시 예시 상세 블록도.3 is a detailed block diagram of an exemplary embodiment of an LCD interface in FIG. 2;
제4도는 제3도에서 메모리부의 일실시 예시 상세 블록도.4 is a detailed block diagram of an embodiment of a memory unit in FIG.
제5도는 본 발명에 의한 데이타 처리예를 보인 설명도.5 is an explanatory diagram showing an example of data processing according to the present invention.
제6도는 제3도에서 래치부의 일실시 예시 상세 블록도.6 is a detailed block diagram of an embodiment of a latch unit in FIG.
제7a도 및 제7b도는 제3도에서 분주기의 입,출력 파형도.7A and 7B are input and output waveform diagrams of the divider in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 메인 콘트롤러 20 : 그래픽 콘트롤러10: main controller 20: graphic controller
30 : 씨피티 40 : 엘씨디 인터페이스부30: Citi 40: LCD interface unit
41 : 메모리부 42 : 직렬/병렬변환기41: memory 42: serial / parallel converter
43 : 래치부 44 : 카운터 및 제어부43 latch portion 44 counter and control unit
45 : 분주기 46 : 가산기45: divider 46: adder
50 : 컬러 엘씨디50: color LCD
본 발명은 휠 얼라이먼트(Wheel Alignent)용 컬러 엘씨디 인터페이싱 기술에 관한 것으로, 특히 전용 집적소자를 사용하지 않고 씨피티(CPT : Color Picture Tube) 콘트롤회로로부터 간단하게 인터페이스회로를 구성하여 컬러 엘씨디를 디스플레이하는데 적당하도록 한 컬러 엘씨디 인터페이스회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to color LCD interfacing technology for wheel alignment. In particular, the present invention relates to a color LCD display by simply configuring an interface circuit from a CPT (Color Picture Tube) control circuit without using a dedicated integrated device. A color LCD interface circuit is adapted.
제1도는 일반적인 컬러 엘씨디 인터페이스회로에 대한 블록도로서 이에 도시한 바와 같이, 80386 또는 80486급 중앙처리장치를 내장하고 컬러 엘씨디(3)상에 그림이나 문자를 디스플레이하기 위해 그래픽기능의 명령어를 출력하는 메인 콘트롤러(1)와, 상기 메인 콘트롤러(1)와 인터페이스가 가능하게 구성되어 컬러 엘씨디(3)에 그림 또는 문자를 디스플레이하기 위한 제어신호 및 디지탈 색신호(R),(G),(B)를 출력하는 엘씨디 콘트롤러(2)와, 상기 엘씨디 콘트롤러(2)로부터 입력되는 신호를 처리하여 그림이나 문자를 디스플레이하는 컬러 엘씨디(3)로 구성된 것으로, 이와 같이 구성된 인터페이스회로의 작용을 설명하면 다음과 같다.FIG. 1 is a block diagram of a general color LCD interface circuit. As shown in FIG. 1, a built-in 80386 or 80486 CPU is used to output a graphic function command to display a picture or text on a color LCD. The main controller 1 and the main controller 1 are configured to interface with the control signal and the digital color signals R, G, and B for displaying pictures or characters on the color LCD 3. It is composed of an LCD controller 2 for outputting and a color LCD 3 for processing a signal input from the LCD controller 2 to display a picture or a character. The operation of the interface circuit configured as described above is as follows. .
메인 콘트롤러(1)에 내장된 중앙처리장치로부터 어떤 그림이나 문자를 디스플레이하기 위한 명령어가 출력되면 그 중앙처리장치(80386,80486) 접속전용 집적소자인 엘씨디 콘트롤러(2)가 그 명령어를 받아서 컬러 엘씨디(3)에 해당 그림이나 문자를 디스플레이하기 위한 제어신호 및 적, 녹, 청색용 디지탈 색신호(R),(G),(B)를 출력하게 된다.When a command for displaying a picture or character is output from the central processing unit built in the main controller 1, the LCD controller 2, which is an integrated device for connection to the central processing unit 80386, 80486, receives the command and receives the color LCD. In (3), a control signal for displaying a corresponding picture or character and digital color signals R, G, and B for red, green, and blue are output.
이에 따라 컬러 엘씨디(3)는 상기 엘씨디 콘트롤러(2)에서 출력되는 제어신호 및 적, 녹, 청색용 디지탈 색신호(R),(G),(B)를 처리하여 해당 그림이나 문자를 디스플레이하게 된다.Accordingly, the color LCD 3 processes the control signal output from the LCD controller 2 and the digital color signals R, G, and B for red, green, and blue to display a corresponding picture or character. .
그러나, 이와 같은 종래의 인터페이스회로에 있어서는 32bit 이상의 특정 중앙처리장치에만 접속이 가능한 전용 엘씨디 콘트롤러를 사용하게 되어 있어 범용성이 떨어지고, 특정 중앙처리장치를 사용하는 경우에도 전용 프로세서로서 하드웨어를 구현할 때 구성이 복잡할 뿐더러 가격이 상승되는 결함이 있었다.However, such a conventional interface circuit uses a dedicated LCD controller that can be connected only to a specific central processing unit of 32 bits or more, so that its generality is inferior, and even when a specific central processing unit is used, a configuration is implemented when implementing hardware as a dedicated processor. Not only was it complex, but it was also a flaw in price.
따라서, 본 발명의 목적은 복잡한 전용 집적소자를 사용하지 않고, 씨피티 콘트롤회로를 이용하여 간단한 구성의 컬러 엘씨디 인터페이스회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a color LCD interface circuit having a simple configuration by using a Citiity control circuit without using a complicated dedicated integrated device.
제2도는 본 발명의 컬러 엘씨디 인터페이스회로가 적용되는 디스플레이장치의 전체 블록도로서 이에 도시한 바와 같이, 중앙처리장치를 내장하고 컬러 엘씨디(30)상에 그림이나 문자를 디스플레이하기 위해 그래픽기능의 명령어를 출력하는 메인 콘트롤러(10)와, 상기 메인 콘트롤러(10)의 제어에 따라 씨피티(30)를 구동시켜 그림이나 문자가 디스플레이되게 하는 그래픽 콘트롤러(20)와, 상기 그래픽 콘트롤러(20)에서 출력되는 영상신호(VA-VD)를 이용하여 메모리로부터 16비트 단위의 직렬 컬러데이타를 생성하고, 이를 8비트 단위의 데이타(UD0-UD7),(UD8-UD15)로 변환하여 컬러 엘씨디(50)에 출력함과 아울러, 클럭신호(CLK),(DCLK) 및 수평,수직동기신호(Hsync),(Vsync)를 분주 및 카운트하여 컬러 엘씨디(50)의 구동 제어신호(CL1,CL2),(FLM),(M)를 생성하는 엘씨디 인터페이스부(40)로 구성하였다.2 is an overall block diagram of a display device to which the color LCD interface circuit of the present invention is applied. As shown therein, a graphic function command is used to display a picture or text on the color LCD 30 with a central processing unit. A main controller 10 for outputting a graphic controller 20 for driving a Citi 30 according to the control of the main controller 10 to display a picture or a character, and an output from the graphic controller 20. Generates 16-bit serial color data from memory using the video signal VA-VD, converts it into 8-bit data (UD 0- UD 7 ), (UD 8- UD 15 ) In addition to the output to 50, the clock signal CLK, DCLK, and the horizontal and vertical synchronization signals H sync and V sync are divided and counted to drive control signals CL 1 of the color LCD 50. , CL 2), for generating a elssi (FLM), (M) It was composed of interface unit 40.
제3도는 제2도에서 엘씨디 인터페이스부(30)의 일실시 예시 상세 블록도로서 이에 도시한 바와 같이, 그래픽 콘트롤러(20)에서 출력되는 영상신호(VA-VD)에 따라 테이블화 되어 있는 컬러 영상데이타를 직렬데이타(SO)로 출력하는 메모리부(41)와, 상기 직렬데이타(SO)를 8비트 단위의 병렬데이타(D0-D7)로 변환하는 직력/병렬변환기(42)와, 상기 8비트 단위의 병렬디스플레이(D0-D7)를 각각의 래치에 교번되게 래치하여 2개의 병렬디스플레이(UD0-UD7),(UD8-UD15)로 변환하는 래치부(43)와, 클럭신호(CLK),(DCLK) 및 수평,수직동기신호(Hsync),(Vsync)를 카운트하여 상기 메모리부(41), 직렬/병렬변환기(42), 래치부(43)에 제어신호(CS1),(CS2),(CS3)를 각기 출력하고, 컬러 엘씨디(50)에서 시프트 제어신호(CL2)를 출력하는 카운터 및 제어부(44)와, 상기 수직동기신호(Vsync)를 분주하여 컬러 엘씨디(50)에 극성 변환신호(M)를 출력하는 분주기(45)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제4도 내지 제7도를 참조하여 상세히 설명하면 다음과 같다.FIG. 3 is a detailed block diagram of an exemplary embodiment of the LCD interface 30 in FIG. 2, and as shown in FIG. 2, a color image tabled according to an image signal VA-VD output from the graphic controller 20. A memory unit 41 for outputting data as serial data SO, a serial / parallel converter 42 for converting the serial data SO into parallel data D 0 -D 7 in units of 8 bits, and A latch unit 43 for converting 8-bit units of parallel display (D 0 -D 7 ) to each latch alternately to convert them into two parallel displays (UD 0- UD 7 ) and (UD 8- UD 15 ); , Clock signals CLK, DCLK, and horizontal and vertical synchronization signals H sync and V sync are counted to control the memory unit 41, the serial / parallel converter 42, and the latch unit 43. A counter and control unit 44 for outputting signals CS 1 , CS 2 , and CS 3 , respectively, and outputting a shift control signal CL 2 from the color LCD 50, and the vertical synchronization signal V; sync ) Is divided into a frequency divider 45 for outputting the polarity conversion signal M to the color LCD 50, and with reference to FIGS. 4 to 7 attached to the operation and effect of the present invention configured as described above. It will be described in detail as follows.
80386 또는 80486 중앙처리장치를 내장한 메인 콘트롤러(10)에서 컬러 엘씨디(30)상에 그림이나 문자를 디스플레이하기 위한 그래픽기능의 명령어가 출력되면, 그래픽 콘트롤러(20)가 그에 따른 시피티 구동신호를 출력하여 씨피티(30)에 해당 그림이나 문자가 디스플레이된다.When a command of a graphic function for displaying a picture or a character on the color LCD 30 is output from the main controller 10 having the 80386 or 80486 central processing unit, the graphic controller 20 sends the corresponding driving signal accordingly. Outputs the corresponding picture or text on the Citi 30.
한편, 엘씨디 인터페이스부(30)를 통해 상기 그래픽 콘트롤러(20)에서 출력되는 영상신호(VA-VD) 및 외부의 클럭신호(CLK), 도트클럭신호(DCLK), 수평,수직동기신호(Hsync),(Vsync)를 처리하여 컬러 엘씨디(50)에 원하는 그래픽이나 문자를 디스플레이할 수 있게 되는데, 이의 과정을 상세히 설명하면 다음과 같다.On the other hand, the image signal (VA-VD) and the external clock signal (CLK), the dot clock signal (DCLK), the horizontal, vertical synchronization signal (H sync ) output from the graphic controller 20 through the LCD interface 30 ), (V sync ) is processed to display the desired graphic or character on the color LCD 50, the process will be described in detail as follows.
영상신호(VA-VD)가 메모리부(41)에 입력되면, 제4도에서와 같이 영상신호(VA-VD) 및 콘트롤신호(CS1)에 의해 메모리(41A)에 테이블화 되어 있는 컬러디스플레이가 억세스되어 3비트의 병렬디스플레이로 출력되고, 이는 3×1 멀티플렉서(41B)에 의해 3비트 단위의 직렬 디스플레이(SO)로 출력된다.When the image signal VA-VD is input to the memory unit 41, the color display tabled in the memory 41A by the image signal VA-VD and the control signal CS 1 as shown in FIG. Is accessed and output to a 3-bit parallel display, which is output by a 3x1 multiplexer 41B to a 3-bit serial display SO.
여기서, 디스플레이를 3비트 단위로 출력하는 이유는 본 디스플레이장치에서 적색(R), 녹색(G), 청색(B)의 3원색을 사용하기 때문이며, 카운터 및 제어부(44)로부터 공급되는 콘트롤신호(CS1)는 메모리(41A)를 억세스하기 위한 신호와 멀티플렉서(41B)의 디스플레이 선택을 제어하기 위한 신호로 이루어져 있다.The reason why the display is output in units of 3 bits is that the display device uses three primary colors of red (R), green (G), and blue (B), and the control signal supplied from the counter and the controller 44 ( CS 1 ) consists of a signal for accessing the memory 41A and a signal for controlling display selection of the multiplexer 41B.
그리고, 상기 멀티플렉서(41B)에서 출력되는 직렬디스플레이(SO)가 직렬/병렬변환기(42)에 입력되면, 상기 카운터 및 제어부(44)에서 8비트 단위로 출력되는 제어신호(CS2)에 의해 8비트 단위의 병렬디스플레이(D0-D7)로 출력되며, 이는 제6도에서와 같이 카운터 및 제어부(44)에서 출력되는 제어신호(CS1)에 의해 래치1(43A)과 래치2(43A)에 교대로 래치되어 다시 2개의 병렬디스플레이(UD0-UD7),(LD0-LD7)로 변환된다.In addition, when the serial display SO output from the multiplexer 41B is input to the serial / parallel converter 42, the control signal CS 2 output in 8-bit units from the counter and the control unit 44 causes the output signal to be transmitted. Latch 1 (43A) and Latch 2 (43A) are output as a parallel display (D 0 -D 7 ) in bit units, by the control signal (CS 1 ) output from the counter and the controller 44 as shown in FIG. ) Are alternately latched and converted back into two parallel displays (UD 0- UD 7 ) and (LD 0 -LD 7 ).
즉, 제5도에서와 같이 3비트 출력들이 연속적으로 모아져 직렬디스플레이(SO)가 되는데, 이는 카운터 및 제어부(44)에서 출력되는 제어신호(CS2)에 의하여 멀티플렉서(41B)에서 8비트 단위로 출력되며, 이를 위해 상기 카운터 및 제어부(44)는 8이 카운트될 때마다 제어신호(CS2)를 출력하게 된다.That is, as shown in FIG. 5, 3-bit outputs are continuously collected to form a serial display SO. This is performed in units of 8 bits in the multiplexer 41B by the control signal CS 2 output from the counter and the controller 44. To this end, the counter and the controller 44 output a control signal CS 2 whenever 8 is counted.
한편, 카운터 및 제어부(44)는 수평,수직동기신호(Hsync),(Vsync)와, 가산기(46)를 통해 합성된 외부의 클럭신호(CLK), 도트클럭신호(DCLK)를 공급받아 내부적으로 타이밍신호를 생성하고, 그 합성된 외부의 클럭신호(CLK)와 도트클럭신호(DCLK)를 카운트하여 제어신호(CS1-CS4)의 출력시점을 결정하게 된다.On the other hand, the counter and the control unit 44 receives the horizontal and vertical synchronization signals (H sync ), (V sync ), and external clock signals CLK and dot clock signals DCLK synthesized through the adder 46. The timing signal is generated internally, and the output timing of the control signals CS 1- CS 4 is determined by counting the synthesized external clock signal CLK and the dot clock signal DCLK.
즉, 클럭신호가 3번 카운트될 때 상기 메모리부(41)에 제어신호(CS1)를 출력하여 직렬디스플레이(SO)가 출력되게 하고, 클럭신호가 8번 카운트될 때 직렬/병렬변환기(42)에 제어신호(CS2)를 출력하여 8비트 단위의 병렬디스플레이(D0-D7)가 출력되게 한다. 또한 제어신호(CS4)를 생성하여 이를 컬러 엘씨디(50)의 입력(CL2)으로 공급하게 되는데, 이것은 8비트의 디스플레이가 형성될 때마다 디스플레이를 시프트시키기 위해 사용되는 시프트 제어신호이다.That is, when the clock signal is counted three times, the control signal CS 1 is output to the memory unit 41 to output the serial display SO. When the clock signal is counted eight times, the serial / parallel converter 42 ) Outputs the control signal CS 2 to the 8-bit parallel display D 0 -D 7 . It also generates a control signal CS 4 and supplies it to the input CL 2 of the color LCD 50, which is a shift control signal used to shift the display whenever an 8-bit display is formed.
분주기(45)는 제7a, 7b도에서와 같이 수직동기신호(Vsync)를 2분주하여 극성변환신호(M)를 생성하게 되는데, 이것은 컬러 엘씨디(50)의 특성에 필요한 신호이다. 즉, 컬러 엘씨디(50)는 일정 주기로 극성(Polarity)을 변경시켜 어떤 교류 특성을 갖도록 하는데 필요한 극성변환신호(M)를 생성한다.The divider 45 divides the vertical synchronization signal V sync into two to generate the polarity conversion signal M as shown in FIGS. 7A and 7B, which is a signal necessary for the characteristic of the color LCD 50. That is, the color LCD 50 generates the polarity conversion signal M necessary to have a certain alternating current characteristic by changing the polarity at a predetermined period.
수직동기신호(Vsync)와 수평동기신호(Hsync)를 상기 컬러 엘씨디(50)에서 필요로 하는 디스플레이 싸이클의 시작신호(FLM)와, 시프트 제어신호(CL2)에 의해 시프트된 디스플레이를 래치하는데 사용되는 래치제어신호(CL1)로 사용하였다.The display shifted by the start signal FLM of the display cycle requiring the vertical sync signal V sync and the horizontal sync signal H sync in the color LCD 50 and the shift control signal CL 2 are latched. It was used as the latch control signal CL 1 .
이상에서 상세히 설명한 바와 같이 본 발명은 그래픽 콘트롤러에서 출력된 영상신호 및 수평,수직동기신호, 외부클럭신호, 도트클럭신호를 사용하여 2개의 병렬디스플레이 및 엘씨디의 구동제어신호를 생성하는 간단한 구성의 엘씨디 인터페이스부를 구현함으로써 원가를 절감하고 범용성을 보장할 수 있는 효과가 있다.As described in detail above, the present invention uses the video signal output from the graphic controller and the horizontal and vertical synchronizing signal, the external clock signal, and the dot clock signal to generate the parallel control and the drive control signal of the LCD. Implementing the interface unit can reduce costs and ensure versatility.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940025742A KR970002386B1 (en) | 1994-10-07 | 1994-10-07 | Lcd interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940025742A KR970002386B1 (en) | 1994-10-07 | 1994-10-07 | Lcd interface circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015188A KR960015188A (en) | 1996-05-22 |
| KR970002386B1 true KR970002386B1 (en) | 1997-03-03 |
Family
ID=19394677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940025742A KR970002386B1 (en) | 1994-10-07 | 1994-10-07 | Lcd interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970002386B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100521262B1 (en) * | 1997-12-31 | 2005-12-21 | 삼성전자주식회사 | Driving Method of Liquid Crystal Display Using Graphic Card |
-
1994
- 1994-10-07 KR KR1019940025742A patent/KR970002386B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015188A (en) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE33532E (en) | Display control system which produces varying patterns to reduce flickering | |
| US5534883A (en) | Video signal interface | |
| KR100324843B1 (en) | Liquid Crystal Display Controller, Liquid Crystal Display Unit Using the same and Information Processor | |
| EP0387550B1 (en) | Display control device | |
| JPS6397921A (en) | Liquid crystal display device | |
| KR970002386B1 (en) | Lcd interface circuit | |
| JP2638010B2 (en) | Image display device | |
| KR100494713B1 (en) | Liquid crystal display | |
| TW200521646A (en) | Connection device capable of converting a pixel clock to a character clock | |
| KR100274784B1 (en) | Video data convert circuit for flat panel display apparatus | |
| KR100204573B1 (en) | Structure of color thin film transistor liquid crystal screen display device on the graphic controller | |
| JP2588433B2 (en) | 16 color generation circuit of color liquid crystal display | |
| SU572820A1 (en) | Device for shaping characters on crt screen | |
| KR100271572B1 (en) | Apparatus of format conversion and method thereof | |
| KR200200370Y1 (en) | Analog-digital converting module for display | |
| KR19990080023A (en) | Display device for automatically adjusting image position according to display mode change and computer system using same | |
| KR100480559B1 (en) | On-screen-displayer comprising color blinking function | |
| KR890006572Y1 (en) | Character production devices by counter | |
| KR930000996B1 (en) | Graphic controller | |
| SU1525727A1 (en) | Device for display of information | |
| JPH0478898A (en) | Display control circuit | |
| JPH04298786A (en) | Display controller | |
| KR910014867A (en) | PDP module control method and device | |
| KR20070079232A (en) | Liquid crystal display | |
| KR19990066342A (en) | Liquid Crystal Display Monitor with Screen Center Display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030227 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |