KR970000905B1 - Phase measuring system - Google Patents
Phase measuring system Download PDFInfo
- Publication number
- KR970000905B1 KR970000905B1 KR1019940011878A KR19940011878A KR970000905B1 KR 970000905 B1 KR970000905 B1 KR 970000905B1 KR 1019940011878 A KR1019940011878 A KR 1019940011878A KR 19940011878 A KR19940011878 A KR 19940011878A KR 970000905 B1 KR970000905 B1 KR 970000905B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- current
- voltage
- circuit
- phase difference
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/04—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents involving adjustment of a phase shifter to produce a predetermined phase difference, e.g. zero difference
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Phase Differences (AREA)
Abstract
Description
제1도는 본 발명에 따른 블럭도.1 is a block diagram according to the present invention.
제2도는 본 발명의 곱셈기에 대한 상세 회로도.2 is a detailed circuit diagram of the multiplier of the present invention.
제3도는 본 발명의 적분기에 대한 상세 회로도.3 is a detailed circuit diagram of the integrator of the present invention.
제4도는 본 발명에서 측정하고자 하는 두 파형 예시도.4 is an exemplary view of two waveforms to be measured in the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 곱셈기 200 : 적분기100: multiplier 200: integrator
30 : 아날로그/디지탈 변환기 400 : 제어부30: analog / digital converter 400: control unit
11 : 절대값회로 12 : 전압/전류 변환기11: absolute value circuit 12: voltage / current converter
13 : 곱셈 회로 14 : 전압/전류 변환기13 multiplication circuit 14 voltage / current converter
15 : 반전 증폭기 16 : 적분회로15: inverting amplifier 16: integrating circuit
17 : 정전류회로 A1∼A4 : OP엠프17: constant current circuits A1 to A4: OP amplifier
CP1 : 비교기 Q1∼Q4 : 트랜지스터CP1: comparators Q1 to Q4: transistors
S1∼S4 : 아날로그 스위치 R1∼R6 : 저항S1 to S4: Analog switch R1 to R6: Resistance
C : 콘덴서 G1 : 낫 게이트C: condenser G1: sickle gate
본 발명은 위상차 측정 시스템에 관한 것으로서, 더욱 상세하게는 위상차를 측정하고자 하는 두 파형을 곱하여 적분을 취한 후 이를 근거로 두 파형의 위상차를 측정하는 위상차 측정 시스템에 관한 것이다.The present invention relates to a phase difference measuring system. More particularly, the present invention relates to a phase difference measuring system for multiplying two waveforms to be measured for phase difference and integrating the measured phase difference.
일반적으로 교류 성분 전압의 위상각을 측정하기 위해서는 오실로스코프와 같은 계측기기를 사용하여 교류 성분 전압의 파형을 계측기기상에 나타낸 후 계측기기의 계기판에 나타난 파형 눈금을 직접 읽어서 교류성분 전압의 위상각을 측정하고 있다.In general, to measure the phase angle of AC component voltage, use a measuring instrument such as an oscilloscope to display the waveform of AC component voltage on the measuring instrument, and then read the waveform scale displayed on the instrument panel of the measuring instrument to measure the phase angle of the AC component voltage. have.
특히 두개 이상의 교류 성분 전압의 위상각 차이를 측정하기 위해서는 각 교류성분 전압의 파형을 계측기 계기판 상에 나타낸 후 각 교류 성분 전압의 위상각을 각각 측정하여 상호 비교함으로써 위상각 차이를 얻을 수 있었다.In particular, in order to measure the phase angle difference between two or more AC component voltages, the waveforms of the AC component voltages were displayed on the instrument panel and the phase angle differences of the AC component voltages were measured and compared.
그러나 이같은 방법에 의하여 두개 이상의 교류 성분 전압의 위상각 차이를 측정할 경우에는 측정값을 측정자가 눈으로 읽은 후에 이를 상호 비교하여 위상각 차이를 측정함으로써 비교 파형을 읽는 시점에 따라 오차가 발생하여 측정치가 부정확함은 물론이고 비교파형이 많은 경우에는 대단히 많은 시간이 소요되는 문제점이 있었다.However, in the case of measuring the phase angle difference between two or more AC component voltages by this method, the measured values are read by the eye, and then compared with each other to measure the phase angle difference. Of course, there is a problem that it takes a lot of time when the comparison waveforms are inaccurate.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 비교하고자 하는 두 파형을 곱하여 적분값을 구한 후 이를 근거로 두 파형의 위상차를 측정할 수 있도록 된 위상차 측정 시스템을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a phase difference measuring system that is capable of measuring a phase difference between two waveforms by multiplying two waveforms to be compared and obtaining an integrated value. have.
상기한 바와같은 목적을 실현하기 위한 본 발명에 따른 위상차 측정시스템은 예시도면 제1도 내지 제3도에서와 같이 구성된다.The phase difference measuring system according to the present invention for realizing the object as described above is configured as shown in FIGS.
본 발명은 예시도면 제1도에서와 같이 두 입력 신호(A)(B)의 곱셈값을 구하는 곱셈기(100)와, 상기 곱셈기(100)의 값과 순, 역방향 기준 레벨값을 선택하여 적분값을 구하는 적분기(200)와, 상기 적분값을 디지탈 값으로 변환시키는 아날로그/디지탈 변환기(300)와, 상기 디지탈 변환된 값을 기초로 두 파형의 위상차이값을 연산하는 제어부(400)로 구성된 위상차 측정 시스템에 있어서, 상기 곱셈기(100)는 입력신호(A)의 절대값을 취하는 절대값 회로(11)와, 입력 신호(B)를 전류값으로 변환시키는 전압/전류 변환기(12)와, 상기 절대값 회로(11)의 절대값과 전압/전류 변환기(12)의 전류값으로부터 두 입력의 곱의 값을 구하는 곱셈회로(13)와, 상기 곱셈회로(13)의 전류값을 전압값으로 변환시키는 전압/전류 변환기(14)와, 상기 전압/전류 변환기(14)의 값을 반전시키는 반전증폭기(15)와, 입력 신호(A)의 레벨에 따라 스위칭 신호를 출력하는 비교기(CP1)와, 상기 비교기(CP1)의 스위칭 신호에 의해 스위칭 동작하여 반전증폭기(15) 및 전압/전류 변환기(15)의 출력을 선택하는 아날로그 스위치(S1)(S2)로 구성된다.As shown in FIG. 1, the multiplier 100 obtains a multiplication value of two input signals A and B, and selects an integral value by selecting forward and reverse reference level values of the multiplier 100. A phase difference consisting of an integrator 200 for obtaining a signal, an analog / digital converter 300 for converting the integral value into a digital value, and a control unit 400 for calculating a phase difference value of two waveforms based on the digital converted value. In the measurement system, the multiplier 100 includes an absolute value circuit 11 that takes an absolute value of the input signal A, a voltage / current converter 12 that converts the input signal B into a current value, and A multiplication circuit 13 for obtaining a product of two inputs from an absolute value of the absolute value circuit 11 and a current value of the voltage / current converter 12, and converting a current value of the multiplication circuit 13 into a voltage value. To reverse the value of the voltage / current converter 14 and the voltage / current converter 14 Amplifier 15, an input comparator and outputting a switching signal depending on the level of the signal (A) (CP 1) and the comparator (CP 1) by the switching operation by the switching signal inverting amplifier 15 and the voltage / current of the It consists of an analog switch S 1 (S 2 ) which selects the output of the converter 15.
상기 곱셈기(100)중 곱셈회로(13)는 절대값회로(11)의 출력을 완충 증폭시키는 OP엠프(A1)와, 상기 OP엠프(A1)의 출력에 따라 동작하여 절대값회로(11)의 출력을 분류하는 트랜지스터(Q1)(Q2) 및 트랜지스터(Q3)(Q4)로 구성된다.The multiplication circuit 13 of the multiplier 100 operates according to the output of the OP amplifier A 1 for buffering and amplifying the output of the absolute value circuit 11 and the output of the OP amplifier A1. Transistors Q1 (Q2) and transistors Q3 (Q4) for classifying the outputs of the signals.
예시도면 제4도의 (a)와 같은 입력신호(A)는 비교기(CP1)의 단자(+)에 인가되는 입력신호(A)는 음/양에 따라 하이/로우레벨의 스위칭 신호로서 아날로그 스위치(S1)와 아날로그 스위치(S2)에 각각 인가된다.As shown in FIG. 4A, an input signal A is applied to a terminal + of a comparator CP 1 , and an input signal A is a high / low level switching signal according to a negative / positive analog switch. It is applied to (S 1 ) and analog switch (S 2 ), respectively.
한편 예시도면 제4도의 (b)와 같은 입력신호(B)는 전압/전류 변환기(12)를 통하여 전류값으로 변환되어 트랜지스터(Q3)(Q4)의 에미터측에 각각 공급되며 트랜지스터(Q1)(Q2)의 에미터측에는 정전류 회로(17)가 연결되어 정전류를 공급되어 트랜지스터(Q1)(Q2)의 에미터측 전류(I1)가 정전류로 트랜지스터(Q1)(Q2)를 통하여 흐르도록 해준다.On the other hand, the input signal B as shown in FIG. 4 (b) is converted into a current value through the voltage / current converter 12 and supplied to the emitter side of the transistors Q 3 and Q 4 , respectively. 1) (the emitter constant current circuit 17 is connected to the supply for the constant current transistor (Q 1) (emitter teocheuk current (I 1) is a constant current to the transistor (Q 1) of the Q 2) side of the Q 2) (Q 2 To flow through).
이때 절대값 회로(11)의 후단의 전압이 0볼트일때에는 트랜지스터(Q1)(Q2)의 공통 에미터 전류(I1)로 흘러 트랜지스터(Q2)의 에미터 전류(I3)가 0가 된다.At this time, the emitter current (I 3) of the absolute value circuit when the voltage of the trailing zero volts (11) transistor (Q 1) (Q 2) common emitter flowing a current (I 1), the transistor (Q 2) of the It becomes zero.
입력신호(A)의 값이 0볼트에서 음 혹은 양의 값으로 커지면 절대값 회로(11)의 후단의 출력이 증가하기 때문에 저항(R1)을 통한 절대값 회로(11)의 출력이 OP 엠프(A1)를 거쳐 양의 값으로 트랜지스터(Q2)의 베이스측에 공급되므로 트랜지스터(Q2)가 동작하여 트랜지스터(Q2)의 에이터 전류(I3)가 흐르기 시작한다.When the value of the input signal A increases from 0 volts to a negative or positive value, the output of the rear end of the absolute value circuit 11 increases, so that the output of the absolute value circuit 11 through the resistor R 1 is OP amplifier. Since it is supplied to the base side of the transistor Q 2 at a positive value via (A 1 ), the transistor Q 2 is operated so that the alternator current I 3 of the transistor Q 2 starts to flow.
이같이 흐르기 시작한 트랜지스터(Q2)의 에미터 전류(I3)는 절대값회로(11)의 절대값 출력이 증가함에 따라 점차적으로 증가하며 입력신호(A)의 양/음 값의 최대값인 지점에서는트랜지스터(Q1)(Q2)의 공동 에미터 전류(I1)가 대부분 트래지스터(Q2)의 에미터 전류(I3)가 되어 흐르게 된다.The emitter current I 3 of the transistor Q 2 which has started to flow in this way gradually increases as the absolute value output of the absolute value circuit 11 increases, and is the point of the maximum value of the positive / negative value of the input signal A. In this case, the common emitter current I 1 of the transistors Q 1 and Q 2 flows in the emitter current I 3 of the transistor Q 2 .
즉 이는 OP 엠프(A1)의 역활때문인데 트랜지스터(Q2)의 에미터 전류(I3)에 따라 트랜지스터(Q2)의 베이스측에 공급되는 OP 엠프(A1)의 출력이 결정되는데, 트랜지스터(Q2)의 에미터 전류(I3)가 증가함에 따라 OP 엠프(A1)의 출력은 작아진다.I.e. which there is the output of the OP amplifier (A 1) which is supplied to the base side of the transistor (Q 2) according to the emitter current (I 3) of the is due to the role of the OP amplifier (A 1) the transistor (Q 2) determined, As the emitter current I 3 of the transistor Q 2 increases, the output of the OP amplifier A 1 decreases.
한편 입력 신호(B)는 상술한 바와같이 전압/전류 변환기(12)를 통하여 입력 전압에 비례하는 전류(I4)로 변환된 다음 트랜지스터(Q3)(Q4)의 공동 에미터 전류(I4)로 흐르게 된다.Meanwhile, the input signal B is converted into a current I 4 proportional to the input voltage through the voltage / current converter 12 as described above, and then the common emitter current I of the transistors Q 3 and Q 4 . 4 ) flows.
트랜지스터(Q2)의 베이스측과 트랜지스터(Q3)의 베이스측이 연결되어져 있고, 트랜지스터(Q1)의 베이스측과 트랜지스터(Q4)의 베이스측이 연결되어 있기 때문에 트랜지스터(Q1)의 에미터 전류(I2)와 트랜지스터(Q2)의 에미터 전류(I3)의 비율은 트랜지스터(Q3)의 에미터 전류(I5)와 트랜지스터(Q4)의 에미터 전류(I6)의 비율과 같은 값이 되도록 트랜지스터(Q3)(Q4)의 공동 에미터 전류(I4)를 트랜지스터(Q3)의 에미터 전류(I5)와 트랜지스터(Q4)의 에미터 전류(I5)로 분류(噴流)하게 된다.A transistor (Q 2) of the base side and the transistor (Q 3) of and been the base side is connected to a transistor, since the base side of the (Q 1) and the transistor (Q 4) is the base side of the connection transistor (Q 1) the emitter to the emitter of a current (I 2) and the transistor (Q 2) the emitter current (I 3) ratio of the transistor (Q 3) the emitter current (I 5) and the transistor (Q 4) of the current (I 6 ) is such that the transistor (Q 3), the same value as the ratio of (Q 4) co-emitter current (I 4), the emitter of the transistor (Q 3) a current (I 5) and the emitter current of the transistor (Q 4) of the It is classified as (I 5 ).
즉 입력신호(A)의 절대값이 커지면 트랜지스터(Q3)(Q4)의 공통 에미터 전류(I4)중에서 트랜지스터(Q5)의 에미터 전류(I5)가 차지하는 비율이 높아지게 되고 트랜지스터(Q3)(Q4)의 공동 에미터 전류(I4)는 입력신호(B)의 크기에 비례하게 되는 것이다.In other words, when the absolute value of the input signal A increases, the ratio of the emitter current I 5 of the transistor Q 5 to the common emitter current I 4 of the transistors Q 3 and Q 4 becomes high. The common emitter current I 4 of Q 3 ) (Q 4 ) is proportional to the magnitude of the input signal B.
여기서 입력신호(B)의 전류값으로 변환시키는 전압/전류 변환기(12)의 변환 비율을 α라 하고 입력신호(B)의 전압을 VB가 하면 트랜지스터(Q3)(Q4)의 공동 에미터 전류(I4)는Here, if the conversion ratio of the voltage / current converter 12 for converting the current value of the input signal B to be α and the voltage of the input signal B is V B , the common emission of the transistors Q 3 and Q 4 is represented. The rotor current (I 4 ) is
가 된다.Becomes
트랜지스터(Q1)(Q2)의 공동 에미터 전류(I1) 중에서 트랜지스터(Q2)의 에미터전류(I2)가 차지하는 비중은 트랜지스터(Q3)(Q4)의 공통 에미터 전류(I4)중에서 트랜지스터(Q3)의 에미터 전류(I5)가 차지하는 비중과 같다고 진술한 바 있는데 이 비율은 β라 하면 트랜지스터(Q3)의 에미터 전류(I5)는Transistor (Q 1) (Q 2) common emitter current (I 1) an emitter portion of a current (I 2) which accounts for from the transistor (Q 2) is a transistor (Q 3) (Q 4) common-emitter current of the In (I 4 ), it is stated that the emitter current (I 5 ) of the transistor (Q 3 ) is equal to the specific gravity. When the ratio is β, the emitter current (I 5 ) of the transistor (Q 3 ) is
가 된다.Becomes
그런데 트랜지스터(Q1)(Q2)의 공동 에미터 전류(I1)중에서 트랜지스터(Q1)의 에미터 전류(I2)가 차지하는 비율 β는 입력 신호(A)의 절대값에 비례하므로 입력신호(A)의 전압을 VA라 하면However, the transistor (Q 1) (Q 2) common emitter current (I 1) in the emitter current (I 2) of the transistor (Q 1) occupied by the ratio of β is input proportional to the absolute value of the input signal (A) If the voltage of the signal (A) is V A
가 된다.Becomes
여기서 비례상수를 k라 하면If the proportional constant is k
가 된다.Becomes
상기한 식 ①에 식 ②를 대입하면Substituting Equation ② into Equation ① above
가 되어 트랜지스터(Q3)의 에미터 전류(I5)는 두 입력신호(A)(B)의 곱에 비례하게 된다.The emitter current I 5 of transistor Q 3 is proportional to the product of two input signals A and B.
이같은 전류는 OP 엠프(A2)를 통하여 전압값으로 변환되어 OP 엠프(A3)의 입력단자(-)에 공급되어 반전된 후 아날로그 스위치(S1)에 인가되는 한편 직접 아날로그 스위치(S2)에 인가되게 된다.Such a current is converted into a voltage value through the OP amplifier A 2 , supplied to the input terminal (-) of the OP amplifier A 3 , inverted, and applied to the analog switch S 1 , while being directly inverted to the analog switch S 2. ) Is applied.
여기서 OP 엠프(A3)를 이용하여 OP 엠프(A2)의 출력을 반전시켜 아날로그 스위치(S1)에 공급하고, OP 엠프(A2)의 출력을 직접 아날로그 스위치(S2)에 공급한 후 아날로그 스위치(S1)을 비교기(CP1)의 스위칭 신호에 의해 구동시키고 아날로그 스위치(S2)를 낫 게이트(G1)에 의해 반전된 신호에 의해 구동시켜 적분기(200)의 아날로그 스위치(S3)에 인가하는 것은 입력신호(A)에 대한 절대값 기호를 없애기 위한 것이다.Where the reversal of the output of the OP amplifier (A 2) by using the OP amplifier (A 3) supplied to the analog switches (S 1) and supplying the output of the OP amplifier (A 2) directly to the analog switch (S 2) Afterwards, the analog switch S 1 is driven by the switching signal of the comparator CP 1 and the analog switch S 2 is driven by the signal inverted by the sickle gate G 1 to switch the analog switch of the integrator 200. S 3 ) is to remove the absolute value symbol for the input signal (A).
즉 비교기(CP1)는 입력신호(A)의 부호를 판단하여 만약 입력신호의 값이 음인 경우에는 아날로그 스위치(S2)를 온 시키고 양인 경우에는 아날로그 스위치(S1)를 온 시키게 된다.That is, the comparator CP 1 determines the sign of the input signal A, and if the value of the input signal is negative, turns on the analog switch S 2 , and if it is positive, turns on the analog switch S 1 .
여기서 OP 엠프(A3)의 이를 1인 반전 증폭기이기 때문에 아날로그 스위치(S1)에 인가되는 출력(Vout)은 두 입력신호(A)(B)의 곱에 비례하는 신호가 된다.Since the OP amplifier A 3 is an inverting amplifier of 1, the output Vout applied to the analog switch S 1 becomes a signal proportional to the product of two input signals A and B.
즉 출력 전압(Vout)은That is, the output voltage (Vout)
가 된다.Becomes
여기서 α와 k는 회로상수로서 결정되는 값인데 두 상수의 곱이 1이 되도록 회로를 구성하므로Where α and k are values that are determined as circuit constants.
가 되므로써 두 입력신호(A)(B)의 곱의 값을 제3도에 도시된 바와 같이 아날로그 스위치(S3)를 매개로 적분회로(16)에 공급한다.Thus, the value of the product of the two input signals (A) and (B) is supplied to the integrating circuit 16 via the analog switch S 3 as shown in FIG.
두 입력신호(A)(B)의 곱의 값이 입력(Vin)으로 아날로그 스위치(S3)를 통하여 OP 엠프(A4)의 입력단자(-)에 인가되면 OP 엠프(A4)에서는 콘덴서(C)와 저항(R6)의 충방전 동작에 의해 두 입력신호(A)(B)의 곱의 값을 적분하여 아날로그/디지탈 변환기(300)에 인가한다.The two input signals (A), (B) OP amplifier (A 4) input terminal of the value of a product via the analog switch (S 3) to the input (Vin) of the (-) is applied to the OP amplifier (A 4) in the condenser By the charge and discharge operation of (C) and the resistor (R 6 ), the value of the product of the two input signals (A) (B) is integrated and applied to the analog-to-digital converter (300).
이때 두 입력신호(A)(B)의 곱의 값이 인가중인 아날로그 스위치(S3)와 양의 기준 레벨값(Va)이 인가중인 아날로그 스위치(S4) 및 음의 기준 레벨값(Vb)이 인가중인 아날로그 스위치(S5)는 제어부(400)의 제어신호에 의해 온/오프되어지는데 아날로그 스위치(S3)는 입력신호(A)(B)의 곱의 값을 적분하기 위하여 동작시키는 것이고 아날로그 스위치(S4)(S5)는 콘덴서(C)에 충전된 전류를 방전시키기 위한 것이다.In this case the two input signals (A) the analog switch value is applied are of the product of (B) (S 3) and the positive reference level (Va) is applied being an analog switch (S 4) and a negative reference level value (Vb) The applied analog switch S 5 is turned on / off by the control signal of the control unit 400. The analog switch S 3 operates to integrate the product of the input signals A and B. The analog switch S 4 (S 5 ) is for discharging the current charged in the capacitor C.
즉 OP 엠프(A4)가 적분 동작을 수행하기 전에 OP 엠프(A4)의 출력(Vout)이 양의 값이면 아날로그 스위치(S4)를 온시켜 출력(Vout)이 0볼트가 되도록 하고 출력(Vout)이 음의 값이면 아날로그 스위치(S5)를 온시켜 출력(Vout)이 0볼트가 되도록 한다.I.e. OP amplifier (A 4), the output (Vout) This is a positive value turns on the analog switch (S 4) output (Vout) is output, so that the zero voltage of the OP amplifier (A 4) before carrying out the integrating operation If (Vout) is negative, turn on the analog switch (S 5 ) so that the output (Vout) is zero volts.
이같이 제어부(400)의 스위칭 신호로 아날로그 스위치(S4)(S5)가 동작하여 출력(Vout)이 0볼트로 초기화 되면 아날로그 스위치(S1)를 일정시간(T)동안 온시켜 두 입력신호(A)(B)에 대한 적분값을 얻는다.As described above, when the analog switch S 4 (S 5 ) operates as a switching signal of the control unit 400 and the output Vout is initialized to 0 volts, the analog switch S 1 is turned on for a predetermined time T and two input signals are input. The integral value for (A) (B) is obtained.
이때 적분 출력(Vout)의 값은 입력전압(Vin)라 하면At this time, if the value of integral output (Vout) is input voltage (Vin)
로 된다.It becomes
여기서 θ는 위상차이다.Is the phase difference.
이같은 적분된 값은 아날로그/디지탈 변환기(300)에 인가되어 제어부(400)에 처리할 수 있는 디지탈 값으로 변환되어 제어부(400)에 인가된다.The integrated value is applied to the analog / digital converter 300 and converted into a digital value that can be processed by the controller 400 and applied to the controller 400.
디지탈 값의 적분값이 인가된 제어부(400)에서 적분값을 근거로 두 입력신호(A)(B)의 위상차를 연산한다.The controller 400 to which the integral value of the digital value is applied calculates a phase difference between the two input signals A and B based on the integral value.
이같이 연산되어 산출된 두 입력신호(A)(B)간의 위상차는 미도시된 모니터나 기타 출력 장치를 통하여 출력함으로 두 입력신호(A)(B)에 대한 위상차이를 확인할 수 있다.The phase difference between the two input signals A and B calculated and calculated is output through a monitor or other output device, which is not shown, so that the phase difference between the two input signals A and B can be confirmed.
상술한 바와같이 본 발명은 두 입력신호에 대한 곱의 값을 구한 후 이를 일정시간 동안 적분시켜 적분값을 구하고 이를 근거로 두 입력신호간의 위상차를 구함으로써 두 입력신호에 대한 위상차를 보다 정확하게 구할 수 있는 효과가 있다.As described above, the present invention obtains the value of the product of two input signals and then integrates it for a predetermined time to obtain the integral value, and based on this, the phase difference between the two input signals can be obtained more accurately. It has an effect.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011878A KR970000905B1 (en) | 1994-05-30 | 1994-05-30 | Phase measuring system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011878A KR970000905B1 (en) | 1994-05-30 | 1994-05-30 | Phase measuring system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950033497A KR950033497A (en) | 1995-12-26 |
| KR970000905B1 true KR970000905B1 (en) | 1997-01-21 |
Family
ID=19384112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940011878A KR970000905B1 (en) | 1994-05-30 | 1994-05-30 | Phase measuring system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970000905B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19506007C1 (en) * | 1995-02-17 | 1996-02-22 | Siemens Ag | Digital phase difference measurement circuit |
-
1994
- 1994-05-30 KR KR1019940011878A patent/KR970000905B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950033497A (en) | 1995-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0420238B2 (en) | ||
| GB2195457A (en) | Measuring the ratio r/r of a resistance half-bridge | |
| EP0104999B1 (en) | Gain switching device with reduced error for watt meter | |
| US20010033190A1 (en) | Analog voltage isolation circuit | |
| JP2004138482A (en) | Current sensing circuit | |
| KR970000905B1 (en) | Phase measuring system | |
| US5220276A (en) | Crest factor measurement device | |
| JP3214735B2 (en) | Integration type A / D conversion method and integration type A / D converter | |
| JP3204091B2 (en) | Charge / discharge current measuring device | |
| US6717393B2 (en) | System for difference calculation using a quad slope converter | |
| JP3193390B2 (en) | Battery capacity display | |
| JPH08205410A (en) | Battery voltage detector for electric apparatus | |
| JPH0833213A (en) | Capacity indicator for secondary battery | |
| EP3298418B1 (en) | Microcontroller with average current measurement circuit using voltage-to-current converters | |
| CN112104373A (en) | Current frequency conversion circuit and method | |
| JP4705724B2 (en) | Auto zero correction circuit | |
| KR0158633B1 (en) | Voltage frequency measurement circuit of operation frequency | |
| JP2980848B2 (en) | Abnormality detection device for dust sensor for vacuum cleaner and control method therefor | |
| JP3322726B2 (en) | Capacitance detection circuit | |
| JPH08136590A (en) | Current detection circuit and current monitoring apparatus | |
| JPH09269259A (en) | Analog-to-digital converter for weight inspecting device | |
| JP3022010B2 (en) | Peak value detection device using level shift circuit, and monitor device using level shift circuit | |
| JPH0583135A (en) | Double integral type a/d converter | |
| JPH0637341Y2 (en) | Insulation resistance tester | |
| JP2535985Y2 (en) | Output voltage monitor circuit of constant current device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |