KR970000819B1 - Digital pcb crosstalk tester using monostable pulse latch - Google Patents

Digital pcb crosstalk tester using monostable pulse latch Download PDF

Info

Publication number
KR970000819B1
KR970000819B1 KR1019940027302A KR19940027302A KR970000819B1 KR 970000819 B1 KR970000819 B1 KR 970000819B1 KR 1019940027302 A KR1019940027302 A KR 1019940027302A KR 19940027302 A KR19940027302 A KR 19940027302A KR 970000819 B1 KR970000819 B1 KR 970000819B1
Authority
KR
South Korea
Prior art keywords
crosstalk
signal
pcb
pulse
latch
Prior art date
Application number
KR1019940027302A
Other languages
Korean (ko)
Other versions
KR960014955A (en
Inventor
김성철
박상호
최상국
Original Assignee
재단법인 한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 양승택 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019940027302A priority Critical patent/KR970000819B1/en
Publication of KR960014955A publication Critical patent/KR960014955A/en
Application granted granted Critical
Publication of KR970000819B1 publication Critical patent/KR970000819B1/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/46Monitoring; Testing
    • H04B3/487Testing crosstalk effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

A crosstalk test apparatus of digital PCB is provided that rapidly checks a reason of crosstalk in PCB pattern using a monostable pulse latch when an error occurs due to crosstalk. The crosstalk test apparatus of digital PCB using a monostable pulse latch for testing a crosstalk between interconnections in designing PCB includes a signal generator(10) being connected to a pin hole or via hole of a PCB to be tested by a signal transmitting bar(40) and a wire, for generating a monostable pulse signal(ST) under the control of a control signal; a plurality of crosstalk detectors(20A~20N) for detecting whether the signal inputted from the interconnections to which a plurality of crosstalk receiving bars(50A~50N) each connected via the wire is a crosstalk signal beyond a predetermined limitation value; and a display means(30) for receiving a test signal outputted from the plurality of crosstalk detectors(20A~20N) and displaying crosstalk receiving bars that received a crosstalk beyond the predetermined threshold value and its polarity.

Description

단안정 펄스래치를 사용한 디지탈 PCB의 누화 시험장치Crosstalk Tester of Digital PCB Using Monostable Pulse Latch

제1도는 누화현상이 발생되는 PCB 배선을 검색하는 종래의 검사방식을 설명하기 위한 예시도.1 is an exemplary view for explaining a conventional inspection method for searching the PCB wiring that crosstalk occurs.

제2도는 본 발명에 따른 누화 시험장치의 블럭 구성도.2 is a block diagram of a crosstalk test apparatus according to the present invention.

제3도는 제2도에 도시되어 있는 누화 검출모듈(20A∼20N)의 내부 블럭 구성도.3 is an internal block diagram of the crosstalk detection module 20A to 20N shown in FIG.

제4도는 본 발명에 따른 누화 시험장치를 사용한 검사과정 예시도.4 is a diagram illustrating an inspection process using a crosstalk test apparatus according to the present invention.

제5도는 양의 극성을 가지는 누화신호에 대한 펄스 타이밍 예시도.5 is a diagram illustrating pulse timing of a crosstalk signal having a positive polarity.

제6도는 음의 극성을 가지는 누화신호에 대한 펄스 타이밍 예시도.6 is a diagram illustrating pulse timing of a crosstalk signal having a negative polarity.

제7도는 LED를 표시소자로 사용한 표시모듈의 예시도.7 is an illustration of a display module using an LED as a display element.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 신호발생모듈 20A∼20N : 누화 검출모듈10: Signal generating module 20A to 20N: Crosstalk detection module

21 : 증폭기 22, 23 : 단안정 펄스발생기21: amplifier 22, 23: monostable pulse generator

24, 25 : 래치부 30 : 표시모듈24, 25: latch portion 30: display module

40 : 신호 송출봉 50A∼50N : 누화 수신봉40: Signal transmitting rod 50A to 50N: Crosstalk receiving rod

60 : 접지단자60: ground terminal

본 발명은 디지탈 회로의 기판으로 사용되는 PCB 설계시 배선간의 누화상태를 점검하기 위한 PCB의 누화 시험장치에 관한 것으로 특히, 디지탈 PCB 설계시 누화로 인한 오동작이 발생하여 PCB를 재설계하여야 하는 경우 누화의 원인이 되는 PCB 배선(Pattern)을 신속히 검색하기 위해 단안정 펄스래치신호를 사용한 디지탈 PCB의 누화 시험장치에 관한 것이다.The present invention relates to a crosstalk test apparatus of a PCB for checking a crosstalk state between wirings when designing a PCB used as a board of a digital circuit. In particular, a crosstalk occurs when a digital PCB design causes malfunctions due to crosstalk. The present invention relates to a crosstalk testing apparatus for digital PCB using a monostable pulse latch signal to quickly detect a PCB pattern that causes the problem.

일반적으로, 디지탈 회로에서 발생되는 누화(漏話)의 종류는 원단누화와 근단누화로 구분되는데, 통상적으로 근단누화는 입력된 신호와 유사한 파형 및 위상으로 나타나며 원단누화는 지속시간이 짧은 임펄스형태로 나타나는데, 디지탈 PCB상에서 자주 발생되는 원단누화에 대하여 간략히 설명하면 다음과 같다.In general, crosstalks generated in digital circuits are classified into far-end crosstalk and near-end crosstalk. In general, near-end crosstalk appears in a waveform and phase similar to an input signal, and far-end crosstalk appears as an impulse with a short duration. The following is a brief description of fabric crosstalk that occurs frequently on digital PCBs.

원단누화의 극성은 자체 임피던스 Ls, 자체 정전용량 Cs, 상호 정전용량 Cm, 상호 임피던스 Lm이라 할때 다음과 같이 나타난다.The polarity of the far-end crosstalk is expressed as follows when its own impedance Ls, its own capacitance Cs, its mutual capacitance Cm, and its mutual impedance Lm are as follows.

(Cm/Cs)(Lm/Ls) : 입력신호와 동일 극성(Cm / Cs) (Lm / Ls): Same polarity as input signal

(Cm/Cs)(Lm/Ls) : 입력신호와 반대 극성(Cm / Cs) (Lm / Ls): Polarity opposite to input signal

특히, 산업적으로 많이 사용되는 일반적인 마이크로 스트립 PCB의 경우 입력신호와 반대 극성을 갖는 경우 즉, (Cm/Cs)(Lm/Ls)의 보편적인 원단누화 현상이 발생된다.In particular, a general microstrip PCB, which is widely used in industry, has a polarity opposite to an input signal, that is, a general crosstalk crosstalk phenomenon of (Cm / Cs) (Lm / Ls) occurs.

상기와 같은 누화현상이 발생되는 PCB 배선을 검색하는 종래의 검사 방식을 첨부한 제1도를 참조하여 설명하면, 검사하고자 하는 PCB 기판의 배선 중 임의의 검사대상인 배선의 일단에 신호발생기를 사용하여 신호를 주입하고 계측기(오실로스코프, 스펙트럽어날라이저 등)로 수신(누화)신호의 레벨을 측정하는 방식으로 각 개개의 1개 배선씩 누화 발생배선을 추적하는 트랙킹 방식이다.Referring to FIG. 1 attached to a conventional inspection method for searching for PCB wiring in which crosstalk occurs as described above, a signal generator is used at one end of the wiring that is an inspection target among the wirings of the PCB to be inspected. It is a tracking method that injects a signal and measures the level of the received (crosstalk) signal with a measuring instrument (oscilloscope, spectroscope, etc.) to track the crosstalk occurrence wiring of each individual wiring.

그러나, 상기와 같은 종래의 방식은 근래 주로 사용되는 다층 PCB의 경우, PCB 기판의 배선 및 적층 구조가 매우 복잡하여 누화 원인선 및 피누화선의 예측 또는 검사가 매우 어려우며 특히, 디지탈 회로의 누화로 인한 장애는 신호레벨이 특정한 한계치를 벗어나는 경우에 한하여 발생되므로, 종래의 검색방식으로는 측정된 신호의 레벨이 한계치를 벗어나는 것인가를 일일이 확인하여야 하기 때문에 작업의 효율이 떨어지며 검사의 신뢰도가 낮다는 문제점이 발생되었다.However, such a conventional method is very difficult to predict or inspect crosstalk cause lines and crosstalk lines because the wiring and stacking structure of the PCB substrate is very complicated in the case of multilayer PCBs, which are mainly used. In particular, due to crosstalk of digital circuits, Since the fault is generated only when the signal level is out of a certain limit, the conventional search method requires checking whether the measured signal level is out of the limit. Therefore, the work efficiency is low and the reliability of the test is low. Occurred.

상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 종래의 신호발생기는 스위치에 의하여 트리거되는 단안정 펄스발생기로 대체하며, 계측기는 수신누화가 사전에 설정된 한계치를 벗어나는가 신속히 판단할 수 있도록 슈미트 트리거가 포함된 단안정 펄스발생기로 대치하고 이것이 내장된 복수개의 누화 검출모듈을 채용함과 동시에 상기 신호발생기와 계측기를 통합하므로서 다수개의 배선에 대한 누화시험이 동시에 진행될 수 있도록 하기 위한 단안정 펄스래치를 사용한 디지탈 PCB의 누화 시험장치를 제공하는 데 있다.An object of the present invention for solving the above problems is to replace the conventional signal generator with a monostable pulse generator triggered by the switch, the instrument is a Schmitt trigger to quickly determine whether the crosstalk is beyond the preset threshold Replace with the included monostable pulse generator and use the monostable pulse latch to enable crosstalk test for multiple wires simultaneously by integrating the signal generator and the instrument while adopting a plurality of crosstalk detection modules embedded therein. To provide a crosstalk test device for digital PCB.

상기 목적을 달성하기 위한 본 발명의 특징은, PCB 설계시 배선간의 누화상태를 점검하기 위한 PCB의 누화 시험장치에 있어서, 검사대상인 PCB의 핀홀 또는 비아홀에 펄스신호를 직접 전송하기 위한 신호 송출봉과 와이어로 접속되며 제어신호에 의하여 단안정 펄스신호를 발생시킬 수 있는 신호발생수단과, 개별적으로 와이어을 통하여 접속된 다수개의 누화 수신봉이 접속되어 있는 배선에서 입력되는 신호가 사전에 설정된 한계치를 넘는 누화신호인가를 판별하는 다수개의 누화 검출수단 및 상기 다수개의 누화 검출수단에서 출력되는 검사신호를 입력받아 사전에 설정된 문턱값을 넘는 누화가 수신된 누화 수신봉과 누화의 성격(극성)을 표시하는 표시수단을 포함하는데 있다.A feature of the present invention for achieving the above object is, in the cross-talk test device of the PCB for checking the cross-talk state between the wiring during the PCB design, the signal transmission rod and wire for directly transmitting a pulse signal to the pinhole or via hole of the PCB to be inspected Signal generation means for generating monostable pulse signal by a control signal and a signal input from a wire to which a plurality of crosstalk receiving rods individually connected through a wire are connected may be a crosstalk signal exceeding a preset limit. And a display means for receiving a plurality of crosstalk detection means for determining a crosstalk, and a crosstalk receiving rod that receives a crosstalk signal output from the plurality of crosstalk detection means and displays a crosstalk having received a crosstalk exceeding a preset threshold and the nature (polarity) of the crosstalk. It is included.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

제2도는 본 발명에 따른 누화 시험장치의 블럭 구성도로서, 검사대상인 PCB의 핀홀(Pin Hole) 또는 비아홀(Via Hole)에 펄스신호를 직접 전송하기 위한 신호 송출봉(40)과 와이어로 접속되며 제어신호에 의하여 단안정 펄스신호(ST)를 발생시킬 수 있는 신호발생모듈(10)과, 개별적으로 와이어를 통하여 접속된 다수개의 누화 수신봉(50A∼50N)이 접속되어 있는 배선에서 입력되는 신호가 사전에 설정된 한계치를 넘는 누화신호인가를 판별하는 다수개의 누화 검출모듈(20A∼20N) 및 상기 다수개의 누화 검출모듈(20A∼20N)에서 출력되는 검사신호를 입력받아 사전에 설정된 문턱값을 넘는 누화가 수신된 누화 수신봉과 누화의 성격(극성)을 표시하는 표시모듈(30)로 구성되어 있다.2 is a block diagram of a crosstalk test apparatus according to the present invention, and is connected to a signal transmitting rod 40 and a wire for directly transmitting a pulse signal to a pin hole or a via hole of a PCB to be inspected. Signal input from the signal generation module 10 capable of generating the monostable pulse signal ST by the control signal and the wiring to which the plurality of crosstalk receiving rods 50A to 50N, which are individually connected via wires, are connected. Receives a test signal output from the plurality of crosstalk detection modules 20A to 20N and the plurality of crosstalk detection modules 20A to 20N to determine whether crosstalk signals exceed a preset threshold value and exceed a preset threshold. Crosstalk is composed of a crosstalk receiving rod and the display module 30 for displaying the nature (polarity) of the crosstalk.

또한, 상기 본 발명에 따른 누화 시험장치는 피측정체에 접속되어 측정신호의 전기적 귀로를 형성하기 위한 접지단자(60)를 구비한다.In addition, the crosstalk test apparatus according to the present invention includes a ground terminal 60 connected to the object under test to form an electrical return path of the measurement signal.

또한, 상기 신호발생모듈(10)은 단안정 펄스신호(ST)를 발생시킬 때 펄스의 전압과 지속시간을 외부에서 설정가능하도록 구성되며, 신호발생동작 제어용 스위치의 누름신호(SW1)에 의하여 펄스발생이 트리거되는 수단을 구비하였다.In addition, the signal generation module 10 is configured to externally set the voltage and the duration of the pulse when generating the monostable pulse signal (ST), the pulse by the push signal (SW1) of the signal generation operation control switch Means were triggered to generate.

또한, 누화 검출모듈(20A∼20N)은 누화신호를 의미하는 신호(Sc)가 설정된 문턱값 이상인 경우 셋(Set)되며 동작제어용 스위치의 누화신호(SW2)에 의하여 리셋(Reset)되는 수단을 구비하였다.In addition, the crosstalk detection module 20A to 20N is set when the signal Sc indicating the crosstalk signal is greater than or equal to a set threshold value, and has means for resetting by the crosstalk signal SW2 of the operation control switch. It was.

상기 누화 검출모듈(20A∼20N)의 내부 블럭 구성은 첨부한 도면중 제3도에 도시되어 있는 바와 같은데, 정위상(Positive)의 누화전압에 의하여 트리거되는 제1단안정 펄스발생기(22)와, 역위상(Nega-tive)의 누화전압에 의하여 트리거되는 제2단안정 펄스발생기(23)와, 상기 누화 검출봉(50A∼50N)에서 검출되어진 누화신호(Sc)를 취급하기 용이하도록 증폭하여 상기 제1, 2단안정 펄스발생기(22, 23)의 트리거 입력으로 공급하는 증폭기(21)와, 상기 제1, 2단안정 펄스발생기(22, 23)에서 출력되는 신호(Pon 및 Pof)를 각각 입력받아 상기 동작제어용 스위치의 누름신호(SW2)가 입력되는 시점가지 래치동작을 유지시켜주는 제1, 2래치부(24, 25)로 구성된다.The internal block structure of the crosstalk detection module 20A to 20N is as shown in FIG. 3 of the accompanying drawings, and includes a first single-stable pulse generator 22 triggered by a crosstalk voltage of positive phase. And amplifies the second single-stable pulse generator 23 triggered by cross-talk voltage of the negative phase and the cross-talk signal Sc detected by the cross-talk detection rods 50A to 50N for easy handling. The amplifier 21 for supplying the trigger input of the first and second stage stable pulse generators 22 and 23 and the signals Pon and Pof output from the first and second stage stable pulse generators 22 and 23 are provided. Each of the first and second latches 24 and 25 is configured to hold a latch operation when the input signal is pressed by the push signal SW2 of the operation control switch.

또한, 상기 제1, 2단안정 펄스발생기(22, 23)는 모두 외부에 트리거 전압레벨설정이 가능하도록 구성되어 있으며, 슈미트 트리거와 단안정 펄스발생기가 결합된 형태이다.In addition, the first and second stage stable pulse generators 22 and 23 are both configured to externally set the trigger voltage level, and the Schmitt trigger and the monostable pulse generator are combined.

또한, 트리거 전압의 극성에 있어서 제1단안정 펄스발생기(22)는 양의 전압으로 제2단안정 펄스발생기(23)는 음의 전압으로 설정되는데, 모두 일단 트리거되면 고정된 지속시간을 가지는 단안정 펄스를 각각 출력한다.In addition, in the polarity of the trigger voltage, the first single-stable pulse generator 22 is set to a positive voltage, and the second single-stable pulse generator 23 is set to a negative voltage. Output stable pulses respectively.

또한, 상기 누화 검출모듈(20A∼20N)에서 출력되는 신호중 Sdn으로 표기되어 있는 제1래치부(24)의 출력신호는 상기 신호발생모듈(10)의 출력신호(St)의 응답으로 동위상인 사전에 설정된 한계치 이상의 누화가 유입되는 경우음을 알리는 신호이며, Sdf로 표기되어 있는 제2래치부(25)의 출력신호는 반대위상의 누화신호가 유입되었음을 알리는 신호이다(제3도 및 제4도의 Sd 신호는 Sdn 및 Sdf를 구분하지 않고 통합하여 표기한 신호의 명칭임).In addition, the output signal of the first latch unit 24 denoted as Sdn among the signals output from the crosstalk detection modules 20A to 20N is in phase in response to the output signal St of the signal generation module 10. It is a signal for notifying when a crosstalk greater than or equal to the threshold set in, and the output signal of the second latch unit 25 denoted by Sdf is a signal indicating that the cross-talk signal of the opposite phase is introduced (Figs. 3 and 4). Sd signal is the name of the signal in which Sdn and Sdf are not distinguished.

상기와 같이 구성되는 본 발명에 따른 누화 시험장치의 바람직한 동작예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Referring to the accompanying drawings, preferred embodiments of the crosstalk test apparatus according to the present invention configured as described above are described in detail as follows.

제4도는 본 발명에 따른 누화 시험장치를 사용한 검사과정 예시도이며, 제5도는 양의 극성을 가지는 누화신호에 대한 펄스 타이밍 예시도이고, 제6도는 음의 극성을 가지는 누화신호에 대한 펄스 타이밍 예시도이다.4 is a diagram illustrating an inspection process using a crosstalk test apparatus according to the present invention. FIG. 5 is a diagram illustrating pulse timing of a crosstalk signal having a positive polarity, and FIG. 6 is a pulse timing of a crosstalk signal having a negative polarity. It is an illustration.

첨부한 도면중 제4도에 도시되어 있는 바와같이 부품이 실장되지 않은 PCB 누화 원인배선에 본 발명에 따른 누화 시험장치의 신호송출봉(40)을 접속하고 피누화 추정배선에 누화 수신봉(50)을 접속한다.As shown in FIG. 4 of the accompanying drawings, the signal transmitting rod 40 of the crosstalk test apparatus according to the present invention is connected to the PCB crosstalk caustic wiring in which the component is not mounted, and the crosstalk receiving rod 50 is connected to the estimated crosstalk. ).

이후, 신호발생동작 제어용 스위치인 제1스위치를 눌러 신호(SW1)가 발생되도록 한다.After that, the signal SW1 is generated by pressing the first switch, which is a switch for controlling the signal generation operation.

상기 제1스위치에서 발생되어진 신호(SW1)에 의하여 제2도에 도시되어 있는 신호발생모듈(10)로부터 소정의 지속시간을 갖는 단안정 펄스가 출력되고 이것이 PCB 배선간 간섭을 통하여 누화신호로 입력된다.The signal SW1 generated by the first switch outputs a monostable pulse having a predetermined duration from the signal generation module 10 shown in FIG. 2 and inputs it as a crosstalk signal through interference between PCB wires. do.

이때, 누화의 상태는 양의 극성을 갖는 경우와 음의 극성을 갖는 경우가 있으므로, 첨부하나 제5도를 참조하여 양의 극성을 갖는 경우부터 설명한다.At this time, since the crosstalk state may have a positive polarity and a negative polarity, it will be described with reference to FIG. 5 from the case of having a positive polarity.

첨부한 제5도의 좌측은 제3도의 단안정 펄스발생기(22)의 트리거 설정값(Ps) 보다 큰 누화신호(Sc)가 유입된 경우의 파형예시도이고, 우측은 트리거 설정값(Ps)보다 작은 누화신호(Sc)가 유입된 경우를 나타낸다.The left side of FIG. 5 is an example of waveforms when a crosstalk signal Sc that is larger than the trigger set value Ps of the monostable pulse generator 22 of FIG. 3 is introduced, and the right side is smaller than the trigger set value Ps. A small crosstalk signal Sc is introduced.

설정값(Ps)보다 큰 양의 극성을 가지는 누화신호(Sc)가 유입된 경우는 제1단안정 펄스발생기(22)가 트리거되어 소정폭(tpo)를 지속시간으로 가지는 단안정 펄스로 출력(제5도의 좌측 Pon 참조)되며 제1래치부(24)에 의하여 래치되어 셋상태를 출력(제5도의 좌측 Sdn 참조)한다.When a crosstalk signal Sc having a positive polarity greater than the set value Ps is introduced, the first single-stable pulse generator 22 is triggered and output as a single-stable pulse having a predetermined width tpo as a duration ( The left side Pon of FIG. 5) is latched by the first latch unit 24 to output the set state (see left Sdn of FIG. 5).

반면에 설정값(Ps)보다 작은 양의 극성을 가지는 누화신호(Sc)가 유입된 경우는 펄스가 발생하지 않으므로 상기 제1래치부(24)에서는 리셋 상태를 유지한다(제5도의 우측 Sdn 참조).On the other hand, when the crosstalk signal Sc having a positive polarity smaller than the set value Ps is introduced, since no pulse is generated, the first latch unit 24 maintains the reset state (see right Sdn in FIG. 5). ).

상술한 경우와 달리 음의 극성을 갖는 경우를 첨부한 제6도를 참조하면 설명하면, 제6도의 좌측은 제3도의 단안정 펄스발생기(22)의 트리거 설정값(Ps: 음의 전압값)보다 더 낮은 누화신호(Sc: 강함)가 유입된 경우의 파형예시도이고, 우측은 음의 트리거 설정값(Ps)보다 높은 누화신호(Sc: 미약함)가 유입된 경우를 나타낸다. 설정값(Ps)보다 낮은 음의 극성을 가지는 누화신호(Sc)가 유입된 경우는 제2단안정 펄스발생기(23)가 트리거되어 소정폭(tpo)를 지속시간으로 가지는 단안정 펄스로 출력(제6도의 좌측 Pon 참조)되며 제2래치부(25)에 의하여 래치되어 셋상태를 출력(제6도의 좌측 Sdn 참조)한다.Referring to FIG. 6 with the case of having a negative polarity unlike in the case described above, the left side of FIG. 6 is a trigger set value (Ps: negative voltage value) of the monostable pulse generator 22 of FIG. A waveform example is shown when a lower crosstalk signal Sc is stronger, and the right side shows a case where a crosstalk signal Sc is weaker than the negative trigger set value Ps. When the crosstalk signal Sc having a negative polarity lower than the set value Ps is introduced, the second single-stable pulse generator 23 is triggered and output as a single-stable pulse having a predetermined width tpo as a duration ( The left side Pon of FIG. 6) is latched by the second latch portion 25 to output the set state (see Left Sdn of FIG. 6).

반면에 음의 설정값(Ps)보다 큰 음의 극성을 가지는 누화신호(Sc)가 유입된 경우는 펄스가 발생하지 않으므로 상기 제2래치부(25)에서는 리셋 상태를 유지한다(제6도의 우측 Sdn 참조).On the other hand, when a crosstalk signal Sc having a negative polarity greater than the negative set value Ps is introduced, a pulse does not occur, and thus the second latch unit 25 maintains a reset state (right side of FIG. 6). Sdn).

이후, 상기 제1, 제2래치부(24, 25)에서 출력되는 래치신호(Sdn 및 Sdf)는 표시모듈(30)로 공급되어 누화발생배선의 위치 및 누화의 성격을 표시하게 된다.Thereafter, the latch signals Sdn and Sdf output from the first and second latch units 24 and 25 are supplied to the display module 30 to display the position of the crosstalk generation wiring and the nature of the crosstalk.

상술한 바와 같은 검사동작이 1회 안료되어 재차 검사하려는 경우는 제4도에 도시되어 있는 제2스위치를 누름으로써 상기 제1, 제2래치부(24, 25)를 리셋하여 초기모드로 되돌아간다.When the inspection operation as described above is pigmented once and the inspection is to be performed again, the first and second latch portions 24 and 25 are reset by pressing the second switch shown in FIG. 4 to return to the initial mode. .

첨부한 도면중 제7도는 표시모듈(30)의 예시도로서, LED를 표시소자로 사용하였는데, 6개의 누화 검출모듈(20)을 가진 경우의 예이다.FIG. 7 is an exemplary view of the display module 30, in which an LED is used as a display element, and an example in which six crosstalk detection modules 20 are provided.

세로의 번호는 누화가 수신된 수신봉의 번호를 의미하며, '정위상'은 발생된 누화의 성격이 근단누화이거나 또는 고주파의 오드 모드(Odd Mode) 전파속도가 이븐 모드(Even Mode) 전파속도보다 매우 빠른 PCB 구조(Cm/CsLm/Ls: 특수한 경우)에서의 원단누화임을 의미하며, 반면에 '역위상'은 고주파 오드 모드(Odd Mode) 전파속도가 이븐 모드(Even Mode) 전파속도보다 느린 PCB 구조(Cm/CsLm/Ls: 일반적인 경우)에서의 우너단누화임을 의미한다.The vertical number refers to the number of the receiving rods for which the crosstalk was received, and the 'normal phase' indicates that the nature of the crosstalk occurred is near-end crosstalk or the high frequency odd mode propagation speed is the even mode propagation speed. Reverse crosstalk in a much faster PCB structure (Cm / CsLm / Ls: special case), whereas 'out of phase' means that the high-frequency odd mode propagation rate is slower than the even mode propagation rate. It means a cross-talk cross-section in PCB structure (Cm / CsLm / Ls: general case).

상기와 같이 동작하는 본 발명에 따른 단안정 펄스 래치를 사용한 디지탈 PCB의 누화 시험장치를 제공하여 복잡한 디지탈회로의 PCB 중에서 오동작 요인이 되는 누화레벨이 특정 문턱값을 넘는 누화 원인선과 피누화선 및 누화의 개략적인 성격을 신속히 규명해낼 수 있으므로 누화검사시 작업의 효율이 상승하며 검사의 신뢰도를 높일 수 있다는 효과가 있다.Crosstalk cause line, crosstalk line, and crosstalk of a digital PCB crosstalk test apparatus using a monostable pulse latch according to the present invention operating as described above causing crosstalk levels that cause malfunctions in a PCB of a complex digital circuit exceeding a certain threshold As it is possible to quickly identify the rough nature of the crosstalk test, the efficiency of work is increased and the reliability of the test can be increased.

Claims (5)

PCB 설계시 배선간의 누화상태를 점검하기 위한 PCB의 누화 시험장치에 있어서, 검사대상인 PCB의 핀홀 또는 비아홀에 펄스신호를 직접 전송하기 위한 신호 송출봉과 와이어로 접속되며 제어신호에 의하여 단안정 펄스신호를 발생시킬 수 있는 신호발생수단과; 개별적으로 와이어를 통하여 접속된 다수개의 누화 수신봉이 접속되어 있는 배선에서 입력되는 신호가 사전에 설정된 한계치를 넘는 누화신호인가를 판별하는 다수개의 누화 검출수단; 및 상기 다수개의 누화 검출수단에서 출력되는 검사신호를 입력받아 사전에 설정된 문턱값을 넘는 누화가 수신된 누화 수신봉과 누화의 성격(극성)을 표시하는 표시수단을 포함하는 것을 특징으로 하는 단안정 펄스래치를 사용한 디지탈 PCB의 누화 시험장치.In the PCB cross-talk test apparatus to check the cross-talk state between wirings when designing the PCB, it is connected to the signal transmitting rod and wire for directly transmitting the pulse signal to the pinhole or via hole of the PCB to be inspected, and the monostable pulse signal is Signal generating means capable of generating; A plurality of crosstalk detection means for discriminating whether a signal input from a wire to which a plurality of crosstalk receiving rods individually connected through a wire is a crosstalk signal exceeding a preset limit value; And a display means for receiving a test signal output from the plurality of crosstalk detection means and displaying a crosstalk receiving rod having a crosstalk exceeding a preset threshold and a character (polarity) of the crosstalk. Crosstalk tester for digital PCB using pulse latch. 제1항에 있어서, 상기 신호발생수단은 단안정 펄스신호를 발생시킬때 펄스의 전압과 지속시간을 외부에서 설정 가능하며, 신호발생동작 제어신호에 의하여 펄스발생이 트리거동작되는 것을 특징으로 하는 단안정 펄스래치를 사용한 디지탈 PCB의 누화 시험장치.The method of claim 1, wherein the signal generating means is capable of externally setting the voltage and duration of the pulse when generating the monostable pulse signal, wherein pulse generation is triggered by the signal generation control signal. Crosstalk tester for digital PCB using stable pulse latch. 제1항에 있어서, 상기 누화 검출수단은 정위상의 누화전압에 의하여 트리거되는 제1단안정 펄스발생기와; 역위상의 누화전압에 의하여 트리거되는 제2단안정 펄스발생기; 및 상기 제1, 2단안정 펄스발생기에서 출력되는 신호를 각각 입력받아 래치동작 제어신호가 입력되는 시점가지 래치동작을 유지시켜 주는 제1, 2래치부를 포함하는 것을 특징으로 하는 단안정 펄스래치를 사용한 디지탈 PCB의 누화 시험장치.2. The apparatus of claim 1, wherein the crosstalk detecting means comprises: a first single-stable pulse generator triggered by a crosstalk voltage of a positive phase; A second single-stable pulse generator triggered by a crosstalk voltage in reverse phase; And a first and second latch unit for receiving the signals output from the first and second stage stable pulse generators, respectively, and maintaining the latch operation at the time point at which the latch operation control signal is input. Crosstalk tester of used digital PCB. 제3항에 있어서, 상기 제1, 2단안정 펄스발생기는 모두 외부에서 트리거 전압레벨설정이 가능하도록 구성되어 있으며, 슈미트 트리거와 단안정 펄스발생기가 결합된 형태인 것을 특징으로 하는 단안정 펄스래치를 사용한 디지탈 PCB의 누화 시험장치.4. The monostable pulse latch according to claim 3, wherein the first and second single-stable pulse generators are configured to externally set the trigger voltage level, and the Schmitt trigger and the monostable pulse generator are combined. Crosstalk Tester of Digital PCB. 제3항에 있어서, 상기 제1단안정 펄스발생기와 제2단안정 펄스발생기는 서로 전압극성이 반대인 누화신호에 대하여 설정값보다 강한 누화가 유입시 트리거되도록 하는 것을 특징으로 하는 단안정 펄스래치를 사용한 디지탈 PCB의 누화 시험장치.4. The monostable pulse latch of claim 3, wherein the first single stable pulse generator and the second single stable pulse generator are configured to cause crosstalk stronger than a set value to be triggered for crosstalk signals having opposite voltage polarities. Crosstalk Tester of Digital PCB.
KR1019940027302A 1994-10-25 1994-10-25 Digital pcb crosstalk tester using monostable pulse latch KR970000819B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940027302A KR970000819B1 (en) 1994-10-25 1994-10-25 Digital pcb crosstalk tester using monostable pulse latch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940027302A KR970000819B1 (en) 1994-10-25 1994-10-25 Digital pcb crosstalk tester using monostable pulse latch

Publications (2)

Publication Number Publication Date
KR960014955A KR960014955A (en) 1996-05-22
KR970000819B1 true KR970000819B1 (en) 1997-01-20

Family

ID=19395837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027302A KR970000819B1 (en) 1994-10-25 1994-10-25 Digital pcb crosstalk tester using monostable pulse latch

Country Status (1)

Country Link
KR (1) KR970000819B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106546904B (en) * 2016-10-18 2019-01-25 瑞斯康达科技发展股份有限公司 The method and system of crosstalk signal between a kind of determining signal wire

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050256A (en) * 2001-08-08 2003-02-21 Hitachi Ltd Inspection device for printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106546904B (en) * 2016-10-18 2019-01-25 瑞斯康达科技发展股份有限公司 The method and system of crosstalk signal between a kind of determining signal wire

Also Published As

Publication number Publication date
KR960014955A (en) 1996-05-22

Similar Documents

Publication Publication Date Title
US7890822B2 (en) Tester input/output sharing
US5138266A (en) Single-probe charge measurement testing method
KR100512218B1 (en) Test apparatus
US20070093141A1 (en) Apparatus and method for communications testing
WO1997001102A1 (en) System for detecting faults in connections between integrated circuits and circuit board traces
KR970000819B1 (en) Digital pcb crosstalk tester using monostable pulse latch
US6867597B2 (en) Method and apparatus for finding a fault in a signal path on a printed circuit board
JP2009250761A (en) Substrate connection inspection apparatus
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
US6054863A (en) System for testing circuit board integrity
US20080297168A1 (en) Methods and apparatus for testing one or more differential signaling channels for opens
US5471136A (en) Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit
JPH0333665A (en) Inspecting apparatus for defect of conductor of printed wiring board
US20040140813A1 (en) Apparatus and method for communications testing
JP2015007552A (en) Method for inspecting printed circuit board
GB2390436A (en) Method of locating a disconnection in a circuit using time domain reflectometry
JP3645748B2 (en) Solder defect inspection device
JP3978269B2 (en) Test method for printed circuit boards
CN220689927U (en) Active coupling optical fiber probe-based detonation synchronous triggering and lighting circuit system
SU1691786A1 (en) Pcbs testing method
JP2573651B2 (en) Signal processing device
SU1661695A1 (en) Method of controlling pcb wiring
CN117168247A (en) Active coupling optical fiber probe-based detonation synchronous triggering and lighting circuit system
JPH11202016A (en) Method and apparatus for inspecting circuit board
GB2258051A (en) Determining propagation delays in signal paths

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091231

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee