KR970000354B1 - 평판 표시소자의 에이징 방법 및 장치 - Google Patents

평판 표시소자의 에이징 방법 및 장치 Download PDF

Info

Publication number
KR970000354B1
KR970000354B1 KR1019930018074A KR930018074A KR970000354B1 KR 970000354 B1 KR970000354 B1 KR 970000354B1 KR 1019930018074 A KR1019930018074 A KR 1019930018074A KR 930018074 A KR930018074 A KR 930018074A KR 970000354 B1 KR970000354 B1 KR 970000354B1
Authority
KR
South Korea
Prior art keywords
aging
pixel
control circuit
voltage
pixel array
Prior art date
Application number
KR1019930018074A
Other languages
English (en)
Other versions
KR950009307A (ko
Inventor
김근영
허근무
이춘우
Original Assignee
오리온전기 주식회사
엄길용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오리온전기 주식회사, 엄길용 filed Critical 오리온전기 주식회사
Priority to KR1019930018074A priority Critical patent/KR970000354B1/ko
Publication of KR950009307A publication Critical patent/KR950009307A/ko
Application granted granted Critical
Publication of KR970000354B1 publication Critical patent/KR970000354B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

내용없음.

Description

평판 표시소자의 에이징 방법 및 장치
제1도는 종래의 에이징 방법을 설명하기 위한 블록도.
제2도는 본 발명 에이징 방법을 보이는 흐름도.
제3도는 본 발명에 의한 에이징 장치를 보이는 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
Ap : 화소어레이(pixel array) As : 센서어레이(sensor array)
Kd : 데이터 제어회로 Ks : 검지(sensing)제어회로
본 발명은 평판 표시소자(Flat Panel Display)의 제조에 관한 것으로, 특히 매트릭스(matrix)형 평판표시소자의 에이징(aging) 방법 및 이의 구현에 적합한 장치에 관한 것이다.
평판 표시소자는 그 명칭대로 평판형으로 형성된 다양한 표시소자를 총칭하는 것으로, 비발광형의 액정표시소자(Liquid Crystal Display : LCD)나 발광형의 플라즈마 표시소자(Plasma Display Panel : PDP), 전계발광소자(Electro Luminescence : EL), 형광표시관(Vacuum Fluorescence Display : VFD) 등의 다양한 소자를 포함한다. 또한 광으로는 매트릭스상으로 배열된 발광 다이오드(Light Emitting Diode : LED)나 편평형 음극선과(Flat CRT) 등을 포함하여 지칭하기도 한다.
이와 같은 평판표시소자는 문자나 숫자 등 고정된 패턴을 표시하는 세그먼트(segment)형 소자와 다수의 화소(Pixel)를 구성하여 임의의 화상을 표시할 수 있는 매트릭스형 소자로 대별할 수 있는데, 특히 PDP나 LCD 등의 소자는 고해상도의 칼라 화상을 표시하는 화상표시패널로서 점차 그 사용영역을 확대하여 가고 있다.
여기서 PDP 등 발광형의 소자는 주로 광전자를 방사함으로써 화상을 표시하는 것이므로 전자방사원(源)의 활성화에 의한 안정적이고 지속적인 발광을 위해 사용전압보다 다소 높은 전압을 인가하는 소위 에이징 공정이 그 제조의 최종단계에 이루어지게 된다.
이와 같은 에이징 공정은 일반적으로 제1도에 도시된 바와 같이 이루어지는 바, 행(row) 전극(X)과 열(column) 전극(Y)이 매트릭스상으로 배열되어 이루어진 화소 어레이(pixel array : Ap)의 행 및 열 구동단(Dx,Dy)에, 데이터 제어회로(Kd)로부터 각각 및 열의 구동전압 펄스를 인가하여 화소어레이(Ap)상의 각화소를 순차적으로 주사(scan)함으로써 에이징이 이루어지게 된다.
그런데 동일한 공정조건하에서 패널을 제조한다고 하더라도 화소어레이(Ap)상의 각 화소에는 다소의 특성차가 발생하게 되므로, 동일한 구동전압펄스를 인가하여도 발광되는 화소와 발광되지 않는 화소가 발생하게 된다. 따라서 구동전압펄스의 인가도로 발광되지 않는 화소는 에이징이 이루어지지 않게되는데, 이 화소들을 발광시켜 에이징하기 위해 구동전압을 상승시키면 낮은 구동전압으로 발광되던 화소에는 과도한 전압의 인가로 전극이 손상되는 문제가 발생하게 된다. 즉 종래의 에이징 방법은 소자의 전 화소를 동일한 에이징 전압으로 순차적으로 주사하는 방법이었기 때문에 국부적인 에이징 불량이나 전극의 손상이 발생되었던 것이다.
본 발명은 상술한 종래의 문제점을 해결하여 소정의 에이징 전압으로 구동되지 않는 불량화소를 여타 화소의 손상없이 에이징시킬 수 있는 에이징 방법을 제공하는 것을 목적으로 한다.
본 발명은 또한 이와 같은 본 발명의 구현에 적합한 에이징 장치를 제공하는 것을 다른 목적으로 한다.
본 발명의 첫 번째 목적을 달성하기 위해 본 발명에 의한 에이징 방법은 에이징될 화소 어레이에 소정의 에이징 전압을 순차적으로 주사하는 1차 에이징 단계와, 이 1차 에이징 단계에서 구동되지 않은 불량 화소를 판별하여, 다른 에이징 전압을 이 불량화소에 선택적으로 인가하는 2차 에이징 단계로 이루어지는 것을 특징으로 한다.
본 발명의 바람직한 특징에 의하면 2차 에이징시의 에이징 전압은 1차 에이징시의 에이징 전압과 같거나 큰 전압이며, 1차 에이징 및 2차 에이징 또는 2차 에이징이 하나 또는 복수의 사이클로 반복된다.
본 발명의 두 번째 목적을 달성하기 위한 에이징 장치는 에이징될 화소어레이에 대향하고 화소어레이의 주사에 동기되어 각 화소의 구동상태를 검지하는 센서어레이(sensor array)와, 센서어레이에서 검지된 불량화소의 어드레스(address)를 판별하는 검지제어회로를 구비하여, 이 검지제어회로 또는 데이터제어회로가 검지제어회로에서 판별된 어드레스에 따라 불량화소만을 선별적으로 어드레싱하여 에이징 전압을 재차 인가하는 것을 특징으로 한다.
바람직하기로 검지제어회로 또는 데이터 제어회로에는 검지된 불량화소의 어드레스를 일시 저장하는 시프트 레지스터(shift register)나 지연기(delay)등의 메모리수단이 구비된다.
또한 센서어레이는 전하결합소자(Charge Cupled Divece : CCD)등의 고체 촬상소자인 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제2도에서, 본 발명에 의한 에이징 방법은 종래와 같이 데이터 제어회로에 의해 전 화소를 순차적으로 주사하며 소정의 에이징 전압을 인가하는 1차 에이징을 실시하며 이 에이징 전압에 의해 적절히 구동되지 않는 불량 화소를 판별하게 된다. 예를 들어 PDP의 경우 이 불량화소는 에이징 전압에 의해 방전(放電)되지 않거나 저(底)휘도로 방전되는 화소이며, LCD의 경우에는 굴절율등 적정한 광특성의 변화가 야기되지 않는 화소이다. 이때 불량화소의 판별은 발광형 소자의 경우에는 방사광 자체의 광도를 측정하게 되고, 이 발광형 소자의 경우에는 적절한 광원의 투사광의 광도를 측정하여 이 광도가 소정의 기준치를 초과하는가의 여부로서 판별될 수 있다.
불량화소가 판별되면 이 불량화소들만에 대해 1차 에이징 전압과 같거나 큰 에이징 전압을 선택적으로 인가하여 2차 또는 추가적 에이징을 반복적으로 실시하게 되고, 이 추가적 에이징의 실시로도 계속 불량으로 검지되는 화소가 존재하는 경우에는 적절한 재생(salvaging)절차를 거쳐 불량 패널로 처리할 수 있다.
이와 같은 본 발명 방법의 구체적 특징들은 제3도를 통한 에이징 장치의 설명으로 더욱 명확해질 것이다.
제3도에서, 본 발명에 의한 에이징 장치는 에이징될 화로어레이(Ap)에 대향하는 센서어레이(As)를 구비한다. 화소어레이(Ap)에는 종래와 같이 구동단(Dx,Dy)과 데이터 제어회로(Kd)가 접속되어 구동전압 또는 에이징 전압의 순차적인 인가가 이루어진다.
화소어레이(Ap)에 대향하는 센서어레이(As)는 화소어레이(Ap)와 같거나 큰 크기를 가지며 그 센서화소의 피치(pitch), 즉 해상도는 적어도 화소어레이(Ap)의 각 화소의 어드레스를 판별할 해상도 및 크기를 가져야 한다.
센서어레이(As)는 화소어레이(Ap)의 각 화소에 대응하는 하나 또는 복수의 센서화소들의 어레이로 이루어지는데, 여러 가지 감광센서들의 어레이로 구성 가능하지만 바람직하기로는 CCD 패널 등의 고체 촬상소자 패널로 이루어진다. 이 센서어레이(As)의 각 센서화소는 X,Y방향의 구동단(Rx,Ry)에 접속되어 검지제어회로(Ks)에 의해 순차적으로 이네이블(enable)되도록 주사됨으로써 화소어레이(Ap)의 대응 화소의 작동상태, 즉 광도를 독취(read)하게 된다.
이와 같은 본 발명 에이징 장치는 바람직하기로는 다음과 같이 작동된다.
화소어레이(Ap)의 데이터 제어회로(Kd)가 두 구동단(Dx,Dy)에 소정의 구동전압, 즉 에이징 전압을 인가하여 화소를 선택하면 검지제어회로(Ks)는 이에 동기되어 각 화소에 대응되는 센서화소를 선택한다. 즉 화소어레이(Ap)의 한 화면을 순차적으로 주사하면 센서어레이(As)의 대응부분의 대응 센서화소가 순차적으로 주사되며 이네이블된다.
이에 따라 화소어레이(Ap)의 소정화소가 선택적으로 구동되면 이 화소에 대응되는 센서어레이(As)의 센서화소가 이네이블되어 이 화소의 구동상태를 검지하게 되고 이 구동상태는 검지제어회로(Ks)에 통보된다. 검지제어회로(Ks)는 통보된 화소의 구동상태, 예를 들어 광도를 판별하여 소정의 기준치에 미달하는 에이징 불량상태인 것으로 판별되면 이 불량화소의 어드레스를 일시저장한다.
이와 같이 어드레스가 저장된 불량화소들에 대한 2차 또는 추가적 에이징은 예를 들어 다음 두가지 방법으로 이루어질 수 있다.
한 방법은 데이터 제어회로(Kd)가 화소어레이(Ap)의 전 화면을 주사하고 난 뒤, 검지제어회로(Ks)가 일시 저장된 불량화소들의 어드레스를 데이터 제어회로(Dd)에 통보하여 데이터 제어회로(Kd)가 이 불량화소들만을 선택적으로 구동하여 추가적 에이징을 실시하는 방법이다.
또 한가지 방법은 데이터 제어회로(Kd)가 화소어레이(Ap)의 각 행을 주사하며 에이징을 수행하는 동안, 검지제어회로(Ks)가 주사된 화소행의 구동상태 양부를 판별하여 이 행들의 추가적 에이징을 위한 구동전압의 주사를 행하는 방법이다.
이와 같은 에이징은 소정이 시간동안 계속되는 바, 이 과정에서 화소어레이(Ap)의 각 화소는 초당 수십회 반복적으로 주사된다. 이에 따라 전술한 불량화소 판별과정은 실질적으로는 소정의 판별 타이밍에 각 화소의 구동상태를 샘플링(sampling)하거나 소정의 판별시간동안 구동상태의 표시값을 적분하여 이를 기준치와 비교하는 방법으로 이루어지는 것이 바람직할 것이다.
이상과 같이 본 발명에 의하면 에이징이 이루어지지 않는 불량화소를 선별적으로 에이징 할 수 있으므로 정상화소들의 전극손실이 없이도 전화면의 균일한 에이징이 가능하게 된다. 이에 따라 균일한 휘도의 표시소자를 얻을 수 있어서 화상장치로서 사용시 정보의 정확하고 선명한 표시가 가능하게 된다. 또한 종래의 에이징 방법으로는 불량처리될 수밖에 없던 소자를 양품화 할 수 있어서 제조원가도 크게 절감시킬 수 있다. 그러므로 본 발명은 평판 표시소자의 품질향상과 원가절감에 큰 효과가 있는 것이다.

Claims (6)

  1. 평판표시소자의 화소어레이에 소정의 에이징 전압을 인가하여 에이징하는 방법에 있어서, 상기 화소어레이(Ap)의 각 화소에 상기 에이징전압을 순차적으로 주사하는 1차 에이징단계와, 상기 1차 에이징단계에서 적절히 구동되지 않은 불량화소를 판별하여 상기 불량화소에 다른 에이징전압을 선택적으로 인가하는 2차 에이징 단계를 구비하는 것을 특징으로 하는 평판표시소자의 에이징 방법.
  2. 제1항에 있어서, 상기 2차 에이징 단계의 상기 다른 에이징 전압이 상기 1차 에이징 단계의 상기 소정의 에이징 전압보다 같거나 큰 것을 특징으로 하는 평판표시소자의 에이징 방법.
  3. 제1항에 있어서, 상기 1차 에이징 단계 및 2차 에이징 단계, 또는 상기 2차 에이징 단계가 복수의 회수로 반복되는 것을 특징으로 하는 평판표시소자의 에이징 방법.
  4. 평판표시소자의 화소어레이(Ap)에 구동단을 통해 소정의 에이징 전압펄스를 순차적으로 주사시키는 데이터 제어회로(Kd)를 구비하는 평판표시소자의 에이징 장치에 있어서, 상기 화소어레이(Ap)에 대향하고 상기 화소어레이의 주사에 동기되어 각 화소의 구동상태를 검지하는 센서화소들을 구비하는 센서어레이(As)와, 상기 센서어레이(As)에서 검지된 불량화소들을 어드레싱하는 검지제어회로(Ks)를 구비하는 것을 특징으로 하는 평판표시소자의 에이징 장치.
  5. 제4항에 있어서, 상기 검지제어회로(Ks)가 상기 데이터 제어회로(Kd)에 상기 불량화소들에 선택적으로 에이징 전압을 인가하는 것을 특징으로 하는 평판표시소자의 에이징 장치.
  6. 제4항에 있어서, 상기 데이터 제어회로(Kd)가 상기 화소어레이(Ap)를 주사하는 동안, 상기 검지제어회로(Ks)가 상기 주사된 화소중의 불량화소들을 추가적으로 주사하는 것을 특징으로 하는 평판표시소자의 에이징 장치.
KR1019930018074A 1993-09-09 1993-09-09 평판 표시소자의 에이징 방법 및 장치 KR970000354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930018074A KR970000354B1 (ko) 1993-09-09 1993-09-09 평판 표시소자의 에이징 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930018074A KR970000354B1 (ko) 1993-09-09 1993-09-09 평판 표시소자의 에이징 방법 및 장치

Publications (2)

Publication Number Publication Date
KR950009307A KR950009307A (ko) 1995-04-21
KR970000354B1 true KR970000354B1 (ko) 1997-01-08

Family

ID=19363177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018074A KR970000354B1 (ko) 1993-09-09 1993-09-09 평판 표시소자의 에이징 방법 및 장치

Country Status (1)

Country Link
KR (1) KR970000354B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740221B1 (ko) * 2005-06-29 2007-07-18 삼성전자주식회사 에이징 공정을 제거한 엘씨디(lcd) 제조방법 및 백색밸런스 조정장치
KR100914047B1 (ko) * 2003-04-02 2009-08-28 주식회사 동진쎄미켐 리페어 기능을 구비한 에이징 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914047B1 (ko) * 2003-04-02 2009-08-28 주식회사 동진쎄미켐 리페어 기능을 구비한 에이징 시스템
KR100740221B1 (ko) * 2005-06-29 2007-07-18 삼성전자주식회사 에이징 공정을 제거한 엘씨디(lcd) 제조방법 및 백색밸런스 조정장치

Also Published As

Publication number Publication date
KR950009307A (ko) 1995-04-21

Similar Documents

Publication Publication Date Title
CN1305096C (zh) 显示器件和等离子体显示装置
EP0492585B1 (en) Flat display
KR20180058266A (ko) 표시 장치 및 이의 휘도 보상 방법
CN1186945C (zh) 用于补偿图象显示屏中荧光粉的余辉差异的方法和装置
CN1956032A (zh) 平板显示装置以及基于面板缺陷的图像质量控制方法
CN100514534C (zh) 图像显示装置的制造方法
JP2001209352A (ja) 電界電子放出型ディスプレィ装置およびその駆動方法
US6329759B1 (en) Field emission image display
US7808459B2 (en) Light emitting display device
JP2003222902A (ja) 表示装置およびモジュール
US8378941B2 (en) Liquid crystal display device and method of driving the same
KR970000354B1 (ko) 평판 표시소자의 에이징 방법 및 장치
CN110874989B (zh) 显示面板、显示装置和测试方法
US7142199B2 (en) Matrix type-flat-panel display device having multi data lines and method for driving the same
JP3466832B2 (ja) カラー画像表示装置
KR101760021B1 (ko) 액정표시장치 및 그 구동방법
JP4096441B2 (ja) マトリクス型表示装置の駆動回路
US20050083250A1 (en) Addressing cells of a display panel
KR100648691B1 (ko) 플라즈마 표시 장치.
CN111308749B (zh) 点灯的方法、点灯机、残像检测方法及色彩分析仪
KR0118493Y1 (ko) 플라즈마 디스플레이 패널의 데이타 분리 구동장치
KR20040111142A (ko) 표시 장치
CN117524116A (zh) 显示装置的驱动方法及显示装置
KR20040060752A (ko) 디스플레이 장치 검사 시스템 및 방법
JP2022173859A (ja) 表示装置の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 17

EXPY Expiration of term