Claims (15)
반도체기판 상부에 소자분리충을 형성하는 제1단계; 전체구조 표면에 게이트 산화충, 외인성 폴리실리콘충, 진성 폴리실리콘충을 차례로 형성하는 제2단; 상기 진성 및 외인성 폴리실리콘충의 예정된 부위를 식각하되, 상기 외인성 폴리실리콘충은 일부 두께만 식각되도록 하는 제3단계; 소정 불순물을 이온주입하여 저농도 도핑영역을 형성하는 제4단계; 상기 진성 및 외인성 폴리실리콘충의 측벽에 질화충 스페이서를 형성하면서 노출되는 외인성 폴리실리콘충을 제거하는 제5단계; 상기 질화층 스페이서 및 일부 노출된 외인성 폴리실리콘충의 측벽을 감싸도록 산화층 스페이서를 형성하면서 노출되는 게이트 산화충을 제거하는 제6단계; 소정 불순물을 이온주입하여 고농도 도핑영역을 형성하는 제7단계; 상기 반도체기판과 진성 폴리실리콘층이 노출된 부위에 실리사이드충을 형성한 후, 전체구조 표면에 열산화충을 형성하는 제8단계를 포함하는 것을 특징으로 하는 모스트랜지스터 제조방법.Forming a device isolation layer on the semiconductor substrate; A second step of sequentially forming a gate oxide, an exogenous polysilicon insect, and an intrinsic polysilicon insect on the entire structure surface; Etching a predetermined portion of the intrinsic and exogenous polysilicon worms, wherein the exogenous polysilicon worms are etched to a part thickness; A fourth step of forming a low concentration doped region by implanting predetermined impurities; A fifth step of removing exogenous polysilicon insects exposed while forming nitride spacers on sidewalls of the intrinsic and exogenous polysilicon insects; A sixth step of removing the gate oxide exposed while forming an oxide layer spacer so as to surround sidewalls of the nitride layer spacer and the partially exposed exogenous polysilicon insect; A seventh step of forming a highly doped region by implanting predetermined impurities; And forming an silicide worm on the exposed portion of the semiconductor substrate and the intrinsic polysilicon layer, and then forming an oxidized worm on the surface of the entire structure.
제1항에 있어서, 상기 제1단계 수행 후, 문턱전압 조절을 위한 소정 불순물을 이온주입하는 제9단계를 더 포함하는 것을 특징으로 하는 모스트랜지스터 제조방법.The method of claim 1, further comprising a ninth step of ion implanting predetermined impurities for adjusting a threshold voltage after performing the first step.
제1항에 있어서, 상기 제1단계 수행 후, 상기 반도체 기판의 예정된 부위를 일정 깊이 식각하는 제10단계를 더 포함하는 것을 특징으로 하는 모스트랜지스터 제조방법.The method of claim 1, further comprising, after performing the first step, a tenth step of etching a predetermined depth of the semiconductor substrate to a predetermined depth.
제3항에 있어서, 상기 제10단계 수행 후, 문턱전압 조절을 위한 소정 불순물을 이온주입하는 제11단계를 더 포함하는 것을 특징으로 하는 모스트랜지스터 제조방법.4. The method of claim 3, further comprising an eleventh step of ion implanting predetermined impurities for adjusting the threshold voltage after performing the tenth step.
제3항에 있어서, 상기 제10단계는, 상기 반도체 기판 중 채널이 형성될 부위의 일부를 포함하는 예정된 부위에 감광충 패턴을 형성한 다음, 식각공정을 수행하는 것을 특징으로 하는 모스 트랜지스터 제조방법.The method of claim 3, wherein in the tenth step, a photosensitive insect pattern is formed on a predetermined portion including a portion of a portion in which the channel is to be formed in the semiconductor substrate, and then an etching process is performed. .
제3항에 있어서, 상기 제10단계는, 상기 반도체 기판 중 채널이 형성될 부위의 일부를 제외한 부위를 포함하는 예정된 부위에 감광충 패턴을 형성한 다음, 식각공정을 수행하는 것을 특징으로 하는 모스 트랜지스터 제조방법.The Morse method of claim 3, wherein in the tenth step, a photoresist pattern is formed on a predetermined portion including a portion except a portion of the semiconductor substrate to be formed with a channel, and then an MOS process is performed. Transistor manufacturing method.
제5항 또는 6항에 있어서, 상기 예정된 부위는, 필드산화충의 버즈빅(Bird's beak)을 제외한 부위를 더 포함하는 것을 특징으로 하는 모스 트랜지스터 제조방법.7. The method of claim 5 or 6, wherein the predetermined portion further comprises a portion excluding a bird's beak of the field oxidized insect.
제1항에 있어서, 상기 진성 폴리실리콘충은, 저압화학기상중착법으로 형성하는 것을 특징으로 하는 모스 트랜지스터 제조방법.The method of claim 1, wherein the intrinsic polysilicon insects are formed by a low pressure chemical vapor deposition method.
제1항에 있어서, 상기 제5단계에서, 상기 질화충 스페이서 형성시 노출되는 폴리실리콘충은, 질화충 스페이서를 형성하기 위한 전면식각시 식각율의 차이를 이용하여 동시에 제거되는 것을 특징으로 하는 모스 트랜지스터 제조방법.The method of claim 1, wherein in the fifth step, the polysilicon insect exposed during the formation of the nitride spacer, moss characterized in that the simultaneous removal using the difference in the etching rate during the etching to form the nitride spacer Transistor manufacturing method.
제1항에 있어서, 상기 제6단계에서, 상기 산화충 스페이서 형성시 노출되는 게이트 산화층은, 산화층 스페이서를 형성하기 위한 전면식각시 식각율의 차이를 이용하여 동시에 제거되는 것을 특징으로 하는 모스 트랜지스터 제조방법.The MOS transistor of claim 1, wherein in the sixth step, the gate oxide layer exposed when the oxide spacer is formed is simultaneously removed by using a difference in etching rate during the entire surface etching to form the oxide spacer. Way.
제1항에 있어서, 상기 제8단계에서 상기 실리사이드층은 노출된 상기 반도체기판과 진성 플리실리콘층 상부에 전이금속을 선택 중착한 후, 질소가스를 사용한 고온 열처리를 수행하여 형성되는 것을 특징으로 하는 모스 트랜지스터 제조방법.The method of claim 1, wherein in the eighth step, the silicide layer is formed by selectively depositing a transition metal on the exposed semiconductor substrate and the intrinsic polysilicon layer, and then performing a high temperature heat treatment using nitrogen gas. MOS transistor manufacturing method.
제11항에 있어서, 상기 전이금속은, 티타늄(Ti)인 것을 특징으로 하는 모스 트랜지스터 제조방법.The method of claim 11, wherein the transition metal is titanium (Ti).
제11항에 있어서, 상기 실리사이드충 형성 후, 상기 소자분리충과 산화층 스페이서 상에 형성된 불필요한 전이금속층을 제거하는 단계를 더 수행하는 것을 특징으로 하는 모스 트랜지스터 제조방법.The method of claim 11, further comprising removing the unnecessary transition metal layer formed on the device isolation layer and the oxide layer spacer after forming the silicide layer.
제13항에 있어서, 상기 불필요한 실리사이드충은, 황산과 과산화수소의 혼합액을 사용하여 제거되는 것을 특징으로 하는 모스 트랜지스터 제조방법.The method of claim 13, wherein the unnecessary silicide worm is removed using a mixture of sulfuric acid and hydrogen peroxide.
제1항에 있어서, 상기 제8단계는, 상기 열산화충 형성을 위해 수행하는 고온 열처리시 사용되는 산소가 상기 실리사이드층과 진성 폴리실리콘층의 계면에 유입되어 Ti-O-Si 형태의 티타늄 화합물 침투 방지충을 형성하도록 수행하는 것을 특징으로 하는 모스 트랜지스터 제조방법.The titanium compound of claim 1, wherein the oxygen used in the high temperature heat treatment performed to form the thermal oxidant is introduced into an interface between the silicide layer and the intrinsic polysilicon layer. The MOS transistor manufacturing method characterized in that it is performed to form a penetration preventing worm.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.