Claims (6)
프레임 메모리에 저장된 영상 데이타를 사용하기 위한 필드 신호 및 수직 구동 신호 그리고 수평 구동 신호를 출력하는 디지털 엔코더를 포함하는 디지털 영상 처리 시스템에 있어서, 디지털 엔코더에서 출력되는 필드 신호를 인가되는 수평 구동 신호의 동기에 맞게 처리하여 출력하는 필드 신호 처리 수단과; 디지털 엔코더에서 출력되는 수직 구동 신호를 수평 구동 신호의 동기에 맞게 처리하여 수직 블랭크 신호를 출력하는 수직 블랭크 신호 출력 수단으로 이루어지는 것을 특징으로 하는 디지털 엔코더와 프레임 버퍼간의 영상 제어 신호 출력 장치.A digital image processing system including a field signal for using image data stored in a frame memory, a vertical drive signal, and a digital encoder for outputting a horizontal drive signal, wherein the horizontal signal is synchronized with a field signal output from the digital encoder. Field signal processing means for processing and outputting in accordance with; And a vertical blank signal output means for processing the vertical drive signal output from the digital encoder in accordance with the synchronization of the horizontal drive signal and outputting a vertical blank signal.
제1항에 있어서, 상기한 필드신호 처리 수단은, 디지털 엔코더에서 출력되는 수평 구동 신호를 반전시켜 출력하는 제1반전 수단과; 상기 제1반전 수단에서 출력되는 신호를 클락 신호로하여, 디지털 엔코더에서 출력되는 필드 신호를 설정된 카운트값에 따라 지연시켜 출력하는 제1카운터 수단으로 이루어지는 것을 특징으로 하는 디지털 엔코더와 프레임 버퍼간의 영상 제어 신호 출력 장치.2. The apparatus of claim 1, wherein the field signal processing means comprises: first inverting means for inverting and outputting a horizontal drive signal output from a digital encoder; Image control between the digital encoder and the frame buffer comprising a first counter means for delaying and outputting the field signal output from the digital encoder according to a set count value using the signal output from the first inverting means as a clock signal. Signal output device.
제2항에 있어서, 상기한 제1카운터 수단은, 다수의 출력 단자로 이루어져, 각 출력 단자 마다 설정된 카운트값이 다르게 설정되어 출력되는 신호의 지연 시간이 다른 것을 특징으로 하는 디지털 엔코더와 프레임 버퍼간의 영상 제어 신호 출력 장치.The digital encoder and the frame buffer of claim 2, wherein the first counter means comprises a plurality of output terminals, and the delay value of the output signal is different because different count values are set for each output terminal. Video control signal output device.
제1항에 있어서, 상기한 수직 블랭크 신호 처리 수단은, 디지털 엔코더에서 출력되는 수직 구동신호를 반전시켜 출력하는 제2반전 수단과; 디지털 엔코더에서 출력되는 수평 구동 신호를 클락 신호로 하고, 상기 제2반전 수단에서 출력되는 신호에 따라 설정된 카운트값이 입력된 다음, 상기 제2반전 수단에서 출력되는 신호가 액티브되면 설정된 카운트값에 따라 카운트동작을 수행하여 해당하는 신호를 출력하는 제2카운트 수단과; 디지털 엔코더에서 출력되는 수직 구동 신호를 클락 신호로하여, 상기 제2카운트 수단에서 출력되는 신호상태에 따라 클리어되어 해당하는 수직블랭크 신호를 출력하는 D플립플롭으로 이루어지는 것을 특징으로 하는 디지털 엔코더와 프레임 메모리간의 영상 제어 신호 출력 장치.2. The apparatus of claim 1, wherein the vertical blank signal processing means comprises: second inverting means for inverting and outputting a vertical drive signal output from a digital encoder; A horizontal drive signal output from the digital encoder is a clock signal, a count value set according to a signal output from the second inverting means is input, and a signal output from the second inverting means is activated according to the set count value. Second count means for performing a count operation to output a corresponding signal; A digital encoder and a frame memory, comprising a D flip-flop outputted with a vertical drive signal output from the digital encoder as a clock signal and cleared according to the signal state output from the second count means to output a corresponding vertical blank signal. Image control signal output device.
제3항에 있어서, 상기한 제2카운트 수단은, 상기 제2반전 수단에서 출력되는 신호가 액티브되어 입력되면 설정된 카운트값에 따라 입력되는 클락 신호를 카운트한 다음, 설정된 카운트값에 해당하는 시점에서 로우레벨의 신호를 출력하는 것을 특징으로 하는 디지털 엔코더와 프레임 버퍼간의 영상 제어 신호 출력 장치.4. The method of claim 3, wherein the second counting means, when the signal output from the second inverting means is activated and input, counts an input clock signal according to a set count value, and then at a time corresponding to the set count value. An image control signal output device between a digital encoder and a frame buffer, characterized by outputting a low level signal.
제3항에 있어서, 상기 디지털 엔코더에서 출력되는 수직 동기 신호의 펄스폭과 제2카운터로 입력되는 설정값에 따라 수직 블랭크 신호의 구동 기간이 설정되는 것을 특징으로 하는 디지털 엔코더와 프레임 버퍼간의 영상 제어 신호 출력 장치.The image control between the digital encoder and the frame buffer according to claim 3, wherein the driving period of the vertical blank signal is set according to a pulse width of the vertical synchronization signal output from the digital encoder and a set value input to the second counter. Signal output device.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.