Claims (4)
컴팩트 디스크로부터 독출된 신호의 비트 검출을 위한 제로레벌 검출수단; 상기 검출된 비트들을 입력받아 타이밍 신호를 발생하기 위한 클럭을 발생하는 클럭 발생수단; 상기 검출된 비트들을 입력받아 일시 저장하는 시프트 레지스터와 상기 일시 저장된 N비트들중 소정 M비트 데이터를 입력받아 동기신호를 검출하는 동기 신호 검출수단; 상기 클럭과 상기 동기신호를 입력받아 타이밍 신호를 발생하는 타이밍 신호 발생수단; 상기 일시 저장된 비트들 중 소정(N－M)비트 데이터를 입력받아 소정 비트 데이터로 복조하고, 상기 소정(N－M)비트 데이터가 소정 비트 패턴들에 속하지 않는 경우 이를 검출하여 상기 복조된 소정 비트 데이터에 에러가 있음을 나타내는 플래그 비트를 발생하는 복조수단; 및 상기 복조된 소정 비트 데이터와 상기 플래그 비트를 각각 일시 저장하고 이를 상기 타이밍 신호에 응답하여 출력하는 제1 및 제2출력래치수단을 구비한 것을 특징으로 하는 컴팩트 디스크용 복조기.Zero level detection means for bit detection of a signal read out from the compact disc; Clock generation means for receiving the detected bits and generating a clock for generating a timing signal; Synchronizing signal detecting means for receiving a shift register for receiving the detected bits and temporarily storing the detected bits and receiving predetermined M bit data among the temporarily stored N bits; Timing signal generating means for receiving the clock and the synchronization signal and generating a timing signal; Receives predetermined (N-M) bit data among the temporarily stored bits and demodulates the predetermined bit data. If the predetermined (N-M) bit data does not belong to predetermined bit patterns, it detects the demodulated predetermined bits. Demodulation means for generating a flag bit indicating that there is an error in the data; And first and second output latch means for temporarily storing the demodulated predetermined bit data and the flag bits, respectively, and outputting the demodulated predetermined bit data and the flag bits in response to the timing signal.
제1항에 있어서, 상기 소정의 비트 패턴들은 256개로 구성된 것을 특징으로 하는 컴팩트 디스크용 복조기.The demodulator for a compact disc of claim 1, wherein the predetermined bit patterns consist of 256 pieces.
컴팩트 디스크의 복조된 심볼들을 입력받아 에러 정정을 하는 CIRC를 이용한 컴팩트 디스크용 에러 정정 복호기에 있어서, 상기 복조된 심볼들과 각 심볼들의 에러 유무를 나타내는 플래그 비트를 입력받아 기수 혹은 우수 심볼을 소정 기간 지연시켜 출력하는 제1지연 처리수단; 상기 각 심볼들과 대응되는 플래그 비트를 입력받아 C1(32,38) 코드를 이용하여 C1 디코딩을 수행하고 에러 정정 능력을 벗어나는 경우 C1 플래그 비트를 발생하는 C1 디코딩수단; 상기 C1 디코딩된 값을 입력받아 각 심볼마다 지연 시간을 달리하여 출력하는 제2지연 처리수단; 상기 제2지연 처리수단의 각 출력 심볼들과 대응되는 상기 C1 플래그 비트를 입력받아 C2(28,24) 코드를 이용하여 C2 디코딩을 수행하고 에러 정정 능력을 벗어나는 경우 C2 플래그 비트를 발생하는 C2 디코딩수단; 상기 C2 디코딩된 각 심볼들을 입력받아 두 심볼 단위로 변환 출력하는 제3지연 처리수단; 및 상기 C1 및 C2플리 비트를 입력받아 상기 제3지연 처리수단의 출력 심볼들과 대응되도록 선택 출력하는 플래그 비트 처리수단을 구비한 것을 특징으로 하는 컴팩트 디스크용 에러정정 복호기.In an error correction decoder for a compact disc using CIRC which receives the demodulated symbols of a compact disc and performs error correction, the demodulated symbols and flag bits indicating the presence or absence of each symbol are input to receive a radix or even symbol. First delay processing means for delaying output; C1 decoding means for receiving the flag bits corresponding to the symbols and performing C1 decoding using C1 (32,38) codes and generating C1 flag bits when the error correction capability is out of range; Second delay processing means for receiving the C1 decoded value and outputting a different delay time for each symbol; C2 decoding that receives the C1 flag bits corresponding to the respective output symbols of the second delay processing means, performs C2 decoding using C2 (28,24) codes, and generates C2 flag bits when the error correction capability is exceeded. Way; Third delay processing means for receiving the C2 decoded symbols and converting them in units of two symbols; And flag bit processing means for receiving the C1 and C2 flip bits and selectively outputting the C1 and C2 flip bits to correspond to the output symbols of the third delay processing means.
제3항에 있어서, 상기 C1 플래그 비트를 일시 저장하는 래치수단을 더 구비한 것을 특징으로 하는 컴팩트 디스크용 에러정정 복호기.4. The error correction decoder of claim 3, further comprising latch means for temporarily storing the C1 flag bit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.