KR960028663A - Subscriber Concentrator for Small Capacity Electronic Switching System - Google Patents

Subscriber Concentrator for Small Capacity Electronic Switching System Download PDF

Info

Publication number
KR960028663A
KR960028663A KR1019940037264A KR19940037264A KR960028663A KR 960028663 A KR960028663 A KR 960028663A KR 1019940037264 A KR1019940037264 A KR 1019940037264A KR 19940037264 A KR19940037264 A KR 19940037264A KR 960028663 A KR960028663 A KR 960028663A
Authority
KR
South Korea
Prior art keywords
clock
data
output
unit
address
Prior art date
Application number
KR1019940037264A
Other languages
Korean (ko)
Other versions
KR0141291B1 (en
Inventor
허비또
Original Assignee
박성규
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신 주식회사 filed Critical 박성규
Priority to KR1019940037264A priority Critical patent/KR0141291B1/en
Publication of KR960028663A publication Critical patent/KR960028663A/en
Application granted granted Critical
Publication of KR0141291B1 publication Critical patent/KR0141291B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)

Abstract

본 발명은 소용량 전전자 교환기의 가입자 집선장치에 관한 것으로서, 타임 스위치 장치로 부터 출력되는 8KHz 클럭과8192KHz 클럭을 수신하는 클럭 수신부(100)와, 상기 클럭 수신부(100)로 부터 출력되는 8KHz 클럭과 8192KHz 클럭을 분주하여 프레임 동기신호와 2048KHz클럭을 생성하는 내부 클럭 생성부(101)와, 집선장치 프로세서와 L-버스를 통하여 메세지를 교환하는 프로세서 정합부(105)와, 상기 클럭 수신부(100)로 부터 출력되는 8KHz 클럭과 8192KHz 클럭을 이용하여 타임 스위치 장치로 부터 32개의 타임 슬롯으로 이루어진 32개의 입력 서브하이웨이로 부터 2048kbps의 직렬 8비트 데이타를 수신하여 8192kbps의 병렬 데이타로 다중화하는 다중화부(106)와, 상기 다중화부(106)로 부터 출력되는 다중화된 가입자 전화 채널 데이타를 저장하는 음성 메모리부(107)와, 상기 음성 메모리부(107)에 저장되어 출력되는 8비트 병렬 데이타를 2048kbps의 직렬 8비트 데이타로 역다중화하여 상기 프로세서 정합부(105) 및 출력 서브 하이웨이를 통해 주변 장치로 송출하는 역다중화부(108)와, 상기 내부 클럭 생성부(101)로 부터 출력되는 프레임 동기 신호와 2048KHz 클럭을 이용하여 상기 프로세서 정합부(105)로 부터 입력되는 8비트 병렬 데이타를 직렬 데이타로 변환하고 상기 역다중화부(108)로부터 출력되는 직렬 데이타를 8비트 병렬 데이타로 변환하여 프로세서 정합부(105)로 전송하여 통화로를 시험하는 유지보수부(102)와, 상기 음성 메모리(107)에 다중 쓰기 (Multi-Write)된 가입자 전화 채널 데이타를 타임 슬롯간에 교환하는것을 제어하기 위한 제어 메모리부(104)와, 상기 클럭 수신부(100)로 부터 출력되는 8KHz 클럭과 8192KHz 클럭을 이용하여 음성 메모리(107)에 데이타를 쓰기 위한 쓰기 어드레스와 제어 메모리(104)의 데이타를 읽기 위한 읽기 어드레스를 생성하는 어드레스 생성부(103)를 포함한다. 따라서, 본 발명은 4 : 1 집선 기능을 수행하는 타임 스위치단으로 가입자 집선장치당 일반 전화 채널 가입자 512회선을 수용할 수 있다.The present invention relates to a subscriber concentrator of a small-capacity electronic switch, comprising: a clock receiving unit (100) receiving an 8 KHz clock and an 8192 KHz clock output from a time switch device, and an 8 KHz clock output from the clock receiving unit (100); An internal clock generator 101 for generating a frame synchronization signal and a 2048 kHz clock by dividing an 8192 kHz clock, a processor matching unit 105 for exchanging messages via a concentrator processor and an L-bus, and the clock receiver 100 Multiplexer which receives 2048kbps of serial 8bit data from 32 input subhighways consisting of 32 time slots from time switch device using 8KHz clock and 8192KHz clock output from ), A voice memory unit 107 for storing the multiplexed subscriber telephone channel data output from the multiplexer 106, and the sound. The demultiplexer 108 demultiplexes the 8-bit parallel data stored and output in the sex memory unit 107 into 2048 kbps serial 8-bit data and transmits the demultiplexer 108 to the peripheral device through the processor matching unit 105 and the output subhighway. The 8-bit parallel data input from the processor matching unit 105 is converted into serial data using the frame synchronization signal output from the internal clock generation unit 101 and the 2048 KHz clock. The demultiplexer 108 The maintenance unit 102 converts the serial data outputted from the X-ray output into 8-bit parallel data and transmits it to the processor matching unit 105 to test the call path, and multi-writes to the voice memory 107. A control memory 104 for controlling the exchange of the subscriber telephone channel data between time slots, and an 8KHz clock and an 8192KHz clock outputted from the clock receiver 100 And an address generator 103 for generating a write address for writing data into the sex memory 107 and a read address for reading data from the control memory 104. Accordingly, the present invention can accommodate 512 regular telephone channel subscribers per subscriber concentrator as a time switch stage for performing a 4: 1 aggregation function.

Description

소용량 전전자 교환기의 가입자 집선장치Subscriber Concentrator for Small Capacity Electronic Switching System

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명에 의한 가입자 집선장치의 구성도, 제3도는 제2도의 클럭 수신부의 세부 구성도, 제4도는 제2도의 내부 클럭생성부의 세부 구성도2 is a block diagram of a subscriber concentrator according to the present invention, FIG. 3 is a detailed block diagram of a clock receiver of FIG. 2, and FIG. 4 is a detailed block diagram of an internal clock generator of FIG.

Claims (11)

타임 스위치 장치로 부터 출력되는 8KHz 클럭과 8192KHz 클럭을 수신하는 클럭 수신부와, 상기 클럭 수신부로 부터 출력되는 8KHz 클럭과 8192KHz 클럭을 분주하여 프레임 동기신호와 2048KHz 클럭을 생성하는 내부 클럭 생성부와, 집선장치 프로세서와 L-버스를 통하여 메세지를 교환하는 프로세서 정합부와, 상기 클럭 수신부로 부터 출력되는8KHz 클럭과 8192KHz 클럭을 이용하여 타임 스위치 장치로 부터 32개의 타임 슬롯으로 이루어진 32개의 입력 서브하이웨이로 부터 2048kbps의 직렬 8비트 데이타를 수신하여 8192kbps의 병렬 데이타로 다중화하는 다중화부와, 상기 다중화부로부터 출력되는 다중화된 가입자 전화 채널 데이타를 저장하는 음성 메모리부와, 상기 음성 메모리부에 저장되어 출력되는8비트 병렬 데이타를 2048kbps의 직렬 8비트 데이타로 역다중화하여 상기 프로세서 정합부 및 출력 서브 하이웨이를 통해주변장치로 송출하는 역다중화부와, 상기 내부 클럭 생성부로 부터 출력되는 프레임 동기신호와 2048KHz 클럭을 이용하여상기 프로세서 정압부로 부터 입력되는 8비트 병렬 데이타를 직렬 데이타로 변환하고 상기 역다중화부로 부터 출력되는직렬 데이타를 8비트 병렬 데이타로 변환하여 프로세서 정합부로 전송하여 통화로를 시험하는 유지보수부와, 상기 음성메모리에 다중 쓰기(Multi-Write)된 가입자 전화 채널 데이타를 타임 슬롯간에 교환하는 것을 제어하기 위한 제어 메모리부와, 상기 클럭 수신부로 부터 출력되는 8KHz 클럭과 8192KHz 클럭을 이용하여 음성 메모리에 데이타를 쓰기 위한 쓰기어드레스와 제어 메모리의 데이타를 읽기 위한 읽기 어드레스를 생성하는 어드레스 생성부를 포함하는 소용량 전전자 교환기의 가입자 집선 장치A clock receiver for receiving an 8KHz clock and an 8192KHz clock output from the time switch device, an internal clock generator for generating a frame synchronization signal and a 2048KHz clock by dividing the 8KHz clock and the 8192KHz clock output from the clock receiver; Processor matching unit for exchanging messages through device processor and L-bus, and 32 input subhighway consisting of 32 time slots from time switch device using 8KHz clock and 8192KHz clock output from the clock receiver. A multiplexer for receiving 2048 kbps serial 8-bit data and multiplexing the data into 8192 kbps parallel data; a voice memory unit for storing multiplexed subscriber telephone channel data output from the multiplexer; By demultiplexing bit parallel data into serial 8-bit data of 2048 kbps A demultiplexer which transmits to a peripheral device through a processor matching unit and an output sub highway, a frame synchronization signal output from the internal clock generator, and 8-bit parallel data input from the processor constant voltage unit by using a 2048 KHz clock. A maintenance unit which converts data and outputs serial data output from the demultiplexer into 8-bit parallel data and transmits the data to a processor matching unit to test a call path; and a subscriber telephone multi-write in the voice memory. A control memory for controlling the exchange of channel data between time slots, a write address for writing data to the voice memory using the 8KHz clock and 8192KHz clock output from the clock receiving section, and a read for reading the data of the control memory Useful to include an address generator for generating an address Before the subscriber concentrator of the electronic exchange 제1항에 있어서, 상기 클럭 수신부가 상기 타임 스위치 장치로 부터 출력되는 8KHz 클럭과 8192KHz 클럭을 수신하여 TTL 레벨의 신호로 변환하는 TTL 클럭 변환부로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 가입자 집선장치The subscriber aggregation of the small-capacity electronic switchgear according to claim 1, wherein the clock receiver comprises an 8 KHz clock and an 8192 KHz clock outputted from the time switch device, and a TTL clock converter configured to convert the clock signal into a TTL level signal. Device 제1항에 있어서, 상기 내부 클럭 생성부는, 상기 클럭 수신부로 부터 출력되는 8KHz 클럭과 8192KHz 클럭을 분주하여 8KHz 프레임 동기용 클럭과 2048KHz 클럭과 4096KHz 클럭을 발생하는 클럭 분주부와, 상기 클럭 분주부로부터 출력되는 8KHz프레임 동기용 클럭과 2048KHz 클럭과 4096KHz 클럭을 입력 받아 동기를 맞추어 2MHz 클럭과 8KHz 프레임 동기 신호를 출력하는 래치부로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 가입자 집선장치The clock divider of claim 1, wherein the internal clock generator divides an 8KHz clock and an 8192KHz clock output from the clock receiver to generate an 8KHz frame synchronization clock, a 2048KHz clock, and a 4096KHz clock. Subscriber concentrator for small-capacity electronic switchgear comprising a latch unit for outputting a 2MHz clock and an 8KHz frame synchronization signal in synchronization with receiving an 8KHz frame synchronization clock and a 2048KHz clock and a 4096KHz clock 제3항에 있어서, 상기 래치부는 두개의 플립 플롭으로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 가입자 집선장치4. The subscriber concentrator of claim 3, wherein the latch unit comprises two flip flops. 제1항에 있어서, 상기 유지 보수부(102)는, 상기 내부 클럭 생성부로 부터 출력되는 내부 동기용 클럭과프레임 동기 신호를 이용하여 제어신호를 생성하는 제어신호 생성부와, 상기 프로세서 정합부로 부터 출럭되는 8비트 데이타를 상기 어드레스 생성부로 부터 출력되는 신호에 맞춰 저장하는 제 1 래치부와, 상기 제 1 래치부에 저장된 데이타를 상기 제어신호 생성부로 부터 출력되는 제어신호에 동기를 맞춰 출력하는 제 1 PISO(Parallel In Serial Out)와, 상기역다중화부로 부터 출력되는 직렬 데이타를 상기 내부 클럭 생성부로 부터 출력되는 2048KHz 클럭에 동기를 맞춰 병렬 데이타로 변환하여 출력하는 SIPO(Serial In Parallel Out)와, 상기 SIPO로 부터 출력되는 데이타를 상기 제어신호 생성부로 부터 출력되는 제어신호에 따라 상기 어드레스 생성부로 부터 출력되는 신호에 맞춰 상기 프로세서 정합부로 출력하는제 2 래치부로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 가입자 집선장치The apparatus of claim 1, wherein the maintenance unit 102 comprises a control signal generation unit for generating a control signal using an internal synchronization clock and a frame synchronization signal output from the internal clock generation unit, and the processor matching unit. A first latch unit for storing the output 8-bit data in accordance with a signal output from the address generator, and a synchronous output of data stored in the first latch unit in synchronization with a control signal output from the control signal generator. 1 PISO (Parallel In Serial Out) and SIPO (Serial In Parallel Out) to convert serial data output from the demultiplexer into parallel data in synchronization with the 2048 KHz clock output from the internal clock generator, Output data output from the SIPO from the address generator according to the control signal output from the control signal generator It is a small capacity of the entire electronic switching subscriber concentrator characterized in that the second latch part configured to output to the matching processor according to the signal 제1항에 있어서, 상기 어드레스 생성부는, 상기 클럭 수신부로 부터 출력되는 8KHz 클럭과 8192KHz 클럭을 분주하여 쓰기 어드레스를 생성하여 음성 메모리부로 출력하는 제 1 분주회로부와, 상기 클럭 수신부로 부터 출력되는8KHz 클럭과 8192KHz 클럭을 분주하여 읽기 어드레스를 생성하여 제어 메모리부로 출력하는 제 2 분주회로부와, 상기 제2분주회로부로 부터 출력되는 읽기 어드레스 중에서 일부의 읽기 어드레스 신호를 조합하여 프레임 동기용 클럭을 만들어상기 내부 클럭 생성부로 출력하는 제 1 디코더부와, 상기 프로세서 정합부로 부터 출력되는 쓰기 신호 읽기신호 및 클럭신호를 수신하여 디코딩하고 상기 유지 보수부로 제어신호를 전송하는 제 2 디코더부로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 가입자 집선장치2. The apparatus of claim 1, wherein the address generator divides an 8KHz clock and an 8192KHz clock output from the clock receiver to generate a write address and outputs the write address to the voice memory unit, and 8KHz output from the clock receiver. A clock for frame synchronization is generated by combining a second division circuit unit for dividing a clock and an 8192 KHz clock to generate a read address and outputting the read address to a control memory unit, and a part of the read address signals among the read addresses output from the second division circuit unit; And a second decoder unit configured to receive and decode a write signal read signal and a clock signal output from the processor matching unit, and to transmit a control signal to the maintenance unit. Subscriber Concentrator for Small Capacity Electronic Switching System 제1항에 있어서, 상기 제어 메모리부는, 상기 프로세서 정합부로 부터 출력되는 10비트 어드레스 신호와16비트 데이타 신호를 수신하여 왼쪽 포트를 통해 해당 어드레스에 제어 데이타를 쓰고 상기 어드레스 생성부로 부터 출력되는 읽기 어드레스를 수신하여 오른쪽 포트를 통해 저장된 데이타를 순차적으로 읽는 제어 메모리와, 상기 클럭 수신부로 부터 출력되는 8192KHz 클럭에 따라 상기 제어 메모리에서 읽혀진 데이타를 래치하고 상기 음성 메모리부로 출력하는 래치부로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 가입자 집선장치The read memory of claim 1, wherein the control memory unit receives a 10-bit address signal and a 16-bit data signal output from the processor matching unit, writes control data to a corresponding address through a left port, and outputs a read address from the address generator. And a latch memory for sequentially reading the data stored through the right port and receiving the data, and latching the data read from the control memory according to an 8192KHz clock output from the clock receiving unit and outputting the data to the voice memory unit. Subscriber concentrator for small-capacity electronic switchgear 제1항에 있어서, 상기 프로세서 정합부는, 상기 소용량 전전자 교환기의 집선장치 프로세서로 부터 어드레스 및 데이타를 수신하여 제어 메모리부로 출력하는 어드레스 및 데이타 수신부와, 상기 소용량 전전자 교환기의 집선장치 프로세서로 부터 제어신호를 수신하여 상기 어드레스 생성부로 출력하는 제어신호 수신부와, 상기 어드레스 생성부로 부터 입력된 래치 인에이블 클럭신호에 동기를 맞춰 상기 어드레스 및 데이타 수신부로 부터 출력되는 데이타를 래치하고 상기 제어 메모리부로 출력하는 래치부로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 가입자 집선장치2. The processor of claim 1, wherein the processor matching unit comprises: an address and data receiving unit for receiving an address and data from a concentrator processor of the small-capacity electronic switchgear and outputting the address and data to a control memory unit; A control signal receiver for receiving a control signal and outputting the control signal to the address generator, and latching data output from the address and data receiver in synchronization with the latch enable clock signal inputted from the address generator, and outputting the latched data to the control memory unit. Subscriber concentrator of small-capacity electronic switchgear, characterized in that consisting of a latch unit 제1항에 있어서, 상기 다중화부는, 가입자 수용장치로 부터 16개의 서브 하이웨이를 통해 입력되는 서브하이웨이 데이타를 수신하는 제 1 라인 리시버와, 타임 스위치 장치로 부터 8개의 서브 하이웨이 포트를 통해 입력되는서브 하이웨이 데이타를 수신하는 제2 라인 리시버(801), 상기 역다중화부로 부터 7개의 서브 하이웨이 포트를 통해 입력되는 서브 하이웨이 데이타를 수신하는 제 3 라인 리시버와, 상기 클럭 수신부로 부터 출력되는 8KHz 클럭와 8192KHz 클럭에 따라 상기 제 1, 제 2 및 제 3 라인 리시버로 부터 출력되는 데이타와 상기 유지보수부로 부터 1개의 서브 하이웨이를 통해 입력되는 데이타를 8192Kbps인 8비트 병렬 데이타로 변환하는 다중화 회로로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 가입자 집선장치2. The apparatus of claim 1, wherein the multiplexer comprises: a first line receiver for receiving subhighway data input through 16 sub highways from a subscriber receiving device, and a sub input via 8 sub highway ports from a time switch device; A second line receiver 801 for receiving highway data, a third line receiver for receiving sub highway data inputted from the demultiplexer via seven sub highway ports, an 8KHz clock and an 8192KHz clock outputted from the clock receiver; And a multiplexing circuit for converting data output from the first, second and third line receivers and data input from the maintenance unit through one sub highway into 8-bit parallel data of 8192 Kbps. Subscriber concentrator for small-capacity electronic switchgear 제1항에 있어서, 상기 음성 메모리부는, 상기 어드레스 생성부로 부터 출력되는 쓰기 어드레스를 수신하여 왼쪽 포트를 통해 해당 어드레스에 순차적으로 쓰고 상기 제어 메모리로 부터 출력되는 제어 데이타에 따라 저장된8비트의 가입자 전화 채널 데이타를 읽는 음성 메모리와, 상기 클럭 수신부로 부터 출력되는 클럭에 따라 상기 음성 메모리에서 읽혀진 데이타를 상기 역다중화부로 출력하는 래치부로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 가입자 집선장치The 8-bit subscriber telephone of claim 1, wherein the voice memory unit receives a write address outputted from the address generator, sequentially writes to the corresponding address through a left port, and is stored according to control data outputted from the control memory. And a latch unit for outputting data read from the voice memory to the demultiplexer according to a clock output from the clock receiver. 제1항에 있어서, 상기 역다중화부는, 상기 음성 메모리부로 부터 출력되는 8192kbps의 8비트 병렬 데이타를 상기 클럭 생성부로 부터 출력되는 8KHz 클럭과 8192KHz 클럭에 따라 2048Kbps 직렬 8비트 데이타로 역다중화하는역다중화 회로와, 상기 역다중화회로의 출력 포트중 16개의 출력포트로 부터 출력되는 데이타를 16개의 서브하이웨이를통해 가입자 수용장치로 출력하는 제 1 라인 드라이버와, 상기 역다중화회로의 출력 포트중 8개의 출력포트로 부터 출력되는 데이타를 8개의 서브 하이웨이를 통해 타임 스위치 장치로 출력하는 제 2 라인 드라이버와, 상기 역다중화회로의 출력 포트중 7개의 출력포트로 부터 출력되는 데이타를 1개의 서브하이웨이를 통해 상기 역다중화부로 출력하는 제3라인 드라이버로 구성되는 것을 특징으로 하는 소용량 전전자 교환기의 가입자 집선장치The demultiplexer of claim 1, wherein the demultiplexer demultiplexes 8192kbps 8-bit parallel data output from the voice memory unit into 2048Kbps serial 8-bit data according to an 8KHz clock and an 8192KHz clock output from the clock generator. A first line driver for outputting data output from the 16 output ports of the output port of the demultiplexing circuit to the subscriber receiving apparatus through the 16 subhighways, and 8 outputs of the output ports of the demultiplexing circuit; A second line driver for outputting data output from the port to the time switch device through the eight sub highways, and data output from seven output ports of the output ports of the demultiplexing circuit through the one sub highway; Small capacity electronics exchange, characterized in that the third line driver outputs to the demultiplexer The subscriber concentrator
KR1019940037264A 1994-12-27 1994-12-27 Apparatus for concentrating subscriber line of switch board KR0141291B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037264A KR0141291B1 (en) 1994-12-27 1994-12-27 Apparatus for concentrating subscriber line of switch board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037264A KR0141291B1 (en) 1994-12-27 1994-12-27 Apparatus for concentrating subscriber line of switch board

Publications (2)

Publication Number Publication Date
KR960028663A true KR960028663A (en) 1996-07-22
KR0141291B1 KR0141291B1 (en) 1998-08-17

Family

ID=19403834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037264A KR0141291B1 (en) 1994-12-27 1994-12-27 Apparatus for concentrating subscriber line of switch board

Country Status (1)

Country Link
KR (1) KR0141291B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228376B1 (en) * 1996-12-21 1999-11-01 이계철 Pstn access apparatus using serial communication way in advanced information and communication processing system
KR100313576B1 (en) * 1999-03-18 2001-11-26 박종섭 Matrix time switching device in full electric exchange

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228376B1 (en) * 1996-12-21 1999-11-01 이계철 Pstn access apparatus using serial communication way in advanced information and communication processing system
KR100313576B1 (en) * 1999-03-18 2001-11-26 박종섭 Matrix time switching device in full electric exchange

Also Published As

Publication number Publication date
KR0141291B1 (en) 1998-08-17

Similar Documents

Publication Publication Date Title
FI73111B (en) KOPPLINGSANORDNING FOER UTJAEMNANDE AV FASSKILLNADER MELLAN LINJETAKTEN PAO EN TILL EN PCM-TELEFONCENTRAL ANSLUTANDE PCM-TIDSMULTIPLEXLEDNING OCH CENTRALTAKTEN HOS DENNA TELEFONCENTRAL.
KR960028663A (en) Subscriber Concentrator for Small Capacity Electronic Switching System
KR960028050A (en) Relay line matching device of small capacity electronic exchanger
KR960036674A (en) 1.2 Gigabit Optical Transmission Device using Simple / Demultiplex of 51 Mega Frame
KR950035476A (en) Highway Rate Inverter of Electronic Switching System
KR100264039B1 (en) Pcm data communication unit of digital mobile communication exchange sampling number regard
KR0141289B1 (en) Apparatus for switching time of switch board for use in matching metrix switch system
KR100298341B1 (en) 64x64 bit switch circuit
KR960016386B1 (en) Connecting fixture in switching system
JPH1141286A (en) Audio packet generating circuit
KR0143156B1 (en) Time switch for electronic switching system
KR100439216B1 (en) Apparatus and method for generating read/write address of channel switch in a synchronous transmission system
KR0162822B1 (en) Ring code detection circuit of digital communication system
KR0171761B1 (en) Switch having a testing function of full electronic switching system
KR100388963B1 (en) A common circuit of data bus by using dual port ram
KR100194918B1 (en) Tone generator
KR0135228B1 (en) Voice signal processing circuit
JP2860000B2 (en) Telephone switching equipment
KR930009629B1 (en) Either-way one k time slot exchange circuit
KR100330868B1 (en) Apparatus of Multiplying and Demultiplying Highway in the Switching System
KR20020016718A (en) TU switch
KR890003184A (en) Data Switching Circuit of Digitized CVSD
KR910005709A (en) Multiplexer / Demultiplexer Unit
KR920003780A (en) Signal Multiplexing Transmitter for Optical CATV
KR950023088A (en) Voice guidance and frequency generator in PCM channel and its control method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030319

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee