KR960028474A - 계층부호화를 위한 피티에스 벡터양자화 부호기 - Google Patents

계층부호화를 위한 피티에스 벡터양자화 부호기 Download PDF

Info

Publication number
KR960028474A
KR960028474A KR1019940038209A KR19940038209A KR960028474A KR 960028474 A KR960028474 A KR 960028474A KR 1019940038209 A KR1019940038209 A KR 1019940038209A KR 19940038209 A KR19940038209 A KR 19940038209A KR 960028474 A KR960028474 A KR 960028474A
Authority
KR
South Korea
Prior art keywords
vector
code
layer
node
register
Prior art date
Application number
KR1019940038209A
Other languages
English (en)
Other versions
KR0169661B1 (ko
Inventor
윤성욱
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019940038209A priority Critical patent/KR0169661B1/ko
Publication of KR960028474A publication Critical patent/KR960028474A/ko
Application granted granted Critical
Publication of KR0169661B1 publication Critical patent/KR0169661B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/94—Vector quantisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/96—Tree coding, e.g. quad-tree coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 계층부호화를 위한 PTS VQ 엔코더에 관한 것으로, 영상데이타를 읽어와 입력벡터(Vin)를 형성하는 램억세스부(10)와; 상기 부호책(5)으로부터 부호벡터를 미리 읽어와 좌측 부호벡터(VL)와 우측 부호벡터(VR)를 출력하고, 결과신호에 따라 선택된 가지(branch)의 노드를 중심으로 다시 우측 부호벡터와 좌측 부호벡터를 읽어오고, 제1계층의 끝 노드에 도달하면 제1계층종료 플래그(1st END FLAG)를 발생하고, 단자 노드(terminal node)에 도달 하면 완료신호(complete)를 발생하는 프리패치부(30); 상기 입력벡터(Vin)를 프리 패치된 좌측 부호벡터(VL) 및 우측 부호벡터(VR)와 왜곡치를 계산하여 왜곡치가 적은 쪽의 가지를 선택하도록 상기 결과신호를 출력하는 계산부(20); 및 상기 계산부(20)의 결과신호에 따라 해당 부호벡터의 인덱스 코드를 생성하여 제1계층종료 플래그에 따라 제1계층 인덱스코드를 출력하고, 상기 완료신호(complete)에 따라 제2계층 인덱스코드를 출력하는 코드발생부(40)를 구비하여 PTS VQ에 의해 계층부호화한다.

Description

계층부호화를 위한 피티에스 벡터양자화 부호기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 계층부호화를 위한 PTSVQ 엔코더를 도시한 블럭도.

Claims (3)

  1. 프레임 메모리에 저장된 영상 데이타를 읽어와 제1계층과 제2계층으로 계층화된 PTS VQ에 따른 부호책(codebook:5)으로부터 상기 부호벡터를 읽어와 제1계층 인덱스코드 및 제2계층 인덱스코드를 발생하는 PTS VQ 엔코더에 있어서, 영상데이타를 읽어와 입력벡터(Vin)를 형성하는 램억세스부(10)와; 상기 부호책(5)으로부터 부호벡터를 미리 읽어와 좌측 부호벡터(VL)와 우측 부호벡터(VR)를 출력하고, 결과신호에 따라 선택된 가지(branch)의 노드를 중심으로 다시 우측 부호벡터와 좌측 부호벡터를 읽어오고, 제1계층의 끝 노드에 도달하면 제1계층종료 플래그(1st END FLAG)를 발생하고, 단자 노드(terminal node)에 도달하면 완료신호(complete)를 발생하는 프리패치부(30); 상기 입력벡터(Vin)를 프리 패치된 좌측 부호벡터(VL) 및 우측 부호 벡터(VR)와 왜곡치를 계산하여 왜곡치가 적은 쪽의 가지를 선택하도록 상기 결과신호를 출력하는 계산부(20); 및 상기 계산부(20)의 결과신호에 따라 해당 부호벡터의 인덱스 코드를 생성하여 제1계층종료 플래그에 따라 제1계층 인덱스코드를 출력하고, 상기 완료신호(complete)에 따라 제2계층 인덱스코드를 출력하는 코드 발생부(40)를 구비한 것을 특징으로 하는 계층부호화를 위한 피티에스벡터양자화 부호기.
  2. 제1도에 있어서, 상기 프리패치부(30)는 바이너리 트리 구조로 제1계층과 제2계층으로 구분되어 부호벡터가 저장된 저장된 부호책 램(5)을 억세스하여 현재 노드로부터 좌측 노드의 좌측 부호벡터와 우측 부호벡터 및 각각의 제1계층종료 플래그를 읽어오고, 현재 노드로부터 우측 노드의 좌측 부호벡터와 우측 부호벡터 및 각각의 제1계층종료 플래그를 읽어오는 램리드부(31)와; 램리드부(31)가 읽어온 우측 노드의 우측 부호벡터를 저장하는 RR레지스터(32); 램리드부(31)가 읽어온 우측노드의 좌측부호벡터를 저장하는 RL레지스터(33); 우측노드의 제1계층종료 플래그를 저장하는 레지스터(34); 램리드부(31)가 읽어온 좌측노드의 우측 부호 벡터를 저장하는 LR레지스터(35); 램리드부(31)가 읽어온 좌측 노드의 좌측 부호벡터를 저장하는 LL레지스터(36); 좌측노드의 제1계층종료신호(1st END FLAG)를 저장하는 레지스터(37); 계산부(20)의 결과 신호(COMPUTE)에 따라 상기 RR레지스터(32), RL레지스터(33) 및 제1종료신호레지스터(34) 혹은 LR레지스터(35), LL레지스터(36) 및 제1종료신호 레지스터(37)를 선택하는 멀티플랙서(38)를 구비한 것을 특징으로 하는 계층부호화를 위한 피티에스 벡터양자화 부호기.
  3. 제1항에 있어서, 상기 코드발생부(40)의 세부 블럭도로서, 제1계층 인덱스코드 발생부(40B)와; 제2계층 인덱스코드발생부(40A); 및 제1계층 종료신호(1st END FLAG)를 입력하여 벡터코드가 제1계층에 속하면, 상기 제1계층 인덱스코드발생부(40B)로 계산부(20)의 출력을 연결하고, 제1계층에 속하지 않으면 계산부(20)의 출력을 상기 제2계층의 인덱스코드발생부(40A)로 연결하는 디멀티플랙서(DMUX)로 구성되는 것을 특징으로 하는 계층부호화를 위한 피이에스 벡터양자화 부호기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940038209A 1994-12-28 1994-12-28 계층부호화를 위한 피티에스 벡터양자화 부호기 KR0169661B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038209A KR0169661B1 (ko) 1994-12-28 1994-12-28 계층부호화를 위한 피티에스 벡터양자화 부호기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038209A KR0169661B1 (ko) 1994-12-28 1994-12-28 계층부호화를 위한 피티에스 벡터양자화 부호기

Publications (2)

Publication Number Publication Date
KR960028474A true KR960028474A (ko) 1996-07-22
KR0169661B1 KR0169661B1 (ko) 1999-03-20

Family

ID=19404466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038209A KR0169661B1 (ko) 1994-12-28 1994-12-28 계층부호화를 위한 피티에스 벡터양자화 부호기

Country Status (1)

Country Link
KR (1) KR0169661B1 (ko)

Also Published As

Publication number Publication date
KR0169661B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US4602152A (en) Bar code information source and method for decoding same
US4907101A (en) Method and apparatus for digital data transmission and/or recording and playback
CN106780363B (zh) 一种图片处理方法、装置及电子设备
KR920017484A (ko) 비디오 신호 처리기용 우선순위 선택장치
CA2152409A1 (en) Multimedia Information Processing System
CN110164413A (zh) 语音合成方法、装置、计算机设备和存储介质
CN113111812A (zh) 一种嘴部动作驱动模型训练方法及组件
TW358295B (en) Digital data encoder, digital data decoder and digital data encoding device
CN108597493B (zh) 语言语义的音频交换方法和音频交换系统
TW419645B (en) A method for coding Human speech and an apparatus for reproducing human speech so coded
KR960028474A (ko) 계층부호화를 위한 피티에스 벡터양자화 부호기
KR960028475A (ko) 다수의 부호책을 갖는 피티에스 벡터양자화 부호기
US4672875A (en) Waveshape memory for an electronic musical instrument
JPS5856575A (ja) 画像デ−タ拡大方式
KR960028471A (ko) 피티에스 벡터양자화 부호기
KR960028473A (ko) 피티에스 벡터양자화 부호기의 프리패치장치
KR960028472A (ko) 피티에스 벡터양자화 부호기의 코드발생기
JPH0398384A (ja) ファクシミリ符号器
JP3270665B2 (ja) 符号化／復号化装置及び方法
JPH037999A (ja) 音声出力装置
JPS6135573B2 (ko)
SU748468A1 (ru) Устройство дл отображени информации
SU886054A1 (ru) Полупроводниковое посто нное запоминающее устройство
SU809206A1 (ru) Устройство дл поиска информацииВ пАМ Ти
JPH04181991A (ja) 文字類発生方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111004

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee