Claims (5)
웨이퍼상의 불량 메모리칩 활용장치의 메모리 주변장치를 구성함에 있어서, 외부어드레스를 통해 컬럼어드레스 신호 입력시 스위칭부를 통해 컬럼 어드레스를 저장하고 불필요한 램의 접속을 차단하여 정상적인 블럭 메모리를 출력하는 컬럼 어드레스 저장용 램(5)과; 외부 어드레스를 통해 로우 어드레스 신호를 A단자로 입력하고, 상기 컬럼 어드레스 저장용 램으로부터 컬럼 어드레스 신호를 B단자로 입력하여 디램에 전달하는 디램용 스위치(1)와; 상기 디램용 스위치를 통하여 정상적인 어드레스 신호를 입력하며, 마이크로프로세서에 의해 각종 스위치(1,3,4,6,7,8)를 통하여 에러채킹을 실시하는 메모리부(2) 및 칼럼 어드레스 저장용 램의 셀렉트단으로 디코더부를 연결하여 에러가 있는 컬럼 이후부터 버스지정을 위해 임의의 입력과 출력부의 출력라인을 연결하는 얼라트 램 메모리부를 포함하여 구성함을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용장치.When configuring the memory peripheral device of the defective memory chip utilization device on the wafer, the column address is stored through the switching unit when the column address signal is input through the external address, and the column address is stored to output the normal block memory by blocking unnecessary RAM access. Ram 5; A DRAM switch (1) for inputting a row address signal to the A terminal through an external address, and inputting a column address signal from the column address storage RAM to the B terminal and transferring the row address signal to the DRAM; The memory unit 2 and the column address storage RAM which input a normal address signal through the DRAM switch and perform error checking through various switches 1, 3, 4, 6, 7 and 8 by a microprocessor. An apparatus for utilizing a defective memory chip on a wafer, comprising: an ATRAM memory unit connecting an decoder unit to a select stage of the circuit and connecting an output line of an arbitrary input and an output unit for bus designation after an error column.
제1항에 있어서, 상기 얼라트 램 메모리부는 임의의 립력과 출력을 연결시켜주는 정보가 들어가는 얼라트램(9,10,11)과 3비트 입력에 의해 8개의 선중 1개의 선을 로우상태로 출력하는 디코더(12,13,14)와, CTL신호가 0일때 A와 B를 연결시키고 1일때 분리시키는 스위치(15)를 포함하여 구성함을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용장치.The at least one line of the eight lines is outputted in a low state by a three-bit input and an allot ram (9, 10, 11) containing information connecting an arbitrary lip force and an output. And decoders (12, 13, 14) and a switch (15) for connecting A and B when the CTL signal is 0 and separating when the signal is 1 (1).
로우 어드레스는 그대로 램의 로우 어드레스에 적용하고 컬럼 어드레스는 내부에서 매핑한 어드레스로 교체하여 불량셀이 있는 부분을 정상셀이 있는 부분으로 교체하며, 내장된 프로세서에 의해 매 스타트시마다 에러채크를 실시하여 재 메모리 매핑을 실시하고 사용도중 추가적인 에러가 발생하더라도 동작하는 셀에 여유가 있을 경우 자동으로 재배치하여 동작에 이상이 없도록함을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용방법.The row address is applied to the row address of the RAM as it is, the column address is replaced with the address mapped internally, and the part with the defective cell is replaced with the part with the normal cell, and the error check is performed at every start by the built-in processor. A method of utilizing a defective memory chip on a wafer, characterized by remapping and automatically relocating an operating cell if there is a margin even if an additional error occurs during use.
제3항에 있어서, 불량셀이 있는 부분의 에러테이블을 작성하는 동작은, DRAM의 칼럼 어드레스 레지스터를 0으로 하고, 검색할 메모리를 2개 그룹으로 나누되 8개의 메모리를 1개 그룹으로 검색중 처음을 표시하여주고 검출된 에러블럭만을 표시하도록 전블럭이 정상임을 표시하는 제1단계(S1)와; 로우 어드레스를 0으로 하여 0번 로우 어드레스부터 검색을 실시할 준비를 한 후 로우 어드레스와 칼럼 어드레스가 가리키는 셀에 0을 기입하고 그 셀을 읽어봐서 0이 읽혀지는가를 확인하는 제2단계(S2)와; 0이 읽혀지면 똑같은 셀에 FF(16진수)를 기입하고 그 셀을 읽어 FF가 읽혀지는가를 확인하는 제3단계(S3)와; 상기 제2단계(S2)와 제3단계(S3)에서 00과 FF가 읽혀진 경우 정상셀이므로 로우 어드레스를 증가하여 2048이 되었는지를 물어 2048이 되지 않았으면 새로운 로우 어드레스에 0을 기입하여 반복하는 제4단계(S4)와; 상기 제2단계(S2)에서 0이 읽혀지지 않았거나 상기 제3단계(S3)에서 FF가 읽혀지지 않았을 경우 그 셀에 에러가 있으므로 해당비트 해당칼럼이 에러임을 표시하고 현재 검색하고 있는 메모리 그룹전체 칼럼이 에러인지를 확인하여 전 블럭이 에러가 아닌 경우 제4단계(S4)를 반복하고 전블럭이 에러인 경우 다음 단계를 실시하는 제5단계(S5)와; 상기 제5단계(S5)에서 전블럭이 에러로 판명된 경우 칼럼 어드레스를 1증가하여 칼럼 어드레스가 2048이 되었는지를 확인하고 2048이 되지 않았으면 로우 어드레스를 0으로 세트하여 이전루프를 수행하고 2048이 되었으면 현재의 메모리 블럭상의 전체 메모리를 검색하였으므로 현재의 메모리 블럭이 두번째인지를 확인하여 두번째가 아니면 첫번째이므로 메모리 그룹 레지스터에 두번째임을 표시하여 처음부터 두번째 블럭에 대한 검사를 반복하고 메모리 그룹이 두번째이면 검사가 완료되었으므로 동작을 완료하는 제6단계(S6)로 순차동작함을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용방법.4. The method of claim 3, wherein the operation of creating an error table of a portion having defective cells is performed by setting the column address register of the DRAM to 0, dividing the memory to be searched into two groups, and searching the eight memories into one group. A first step (S1) indicating that the first block is normal to display the beginning and to display only the detected error block; Second step (S2) in which a row address is set to 0 and ready to perform a search from row address 0, a 0 is written in a cell indicated by the row address and a column address, and the cell is read to confirm that 0 is read. Wow; A third step (S3) of writing FF (hexadecimal) into the same cell when 0 is read and reading the cell to see if FF is read; If 00 and FF are read in the second step (S2) and the third step (S3), since it is a normal cell, it asks whether the row address is increased to 2048, and if it is not 2048, it writes 0 in a new row address and repeats it. Step 4 (S4) and; If 0 is not read in the second step (S2) or FF is not read in the third step (S3), there is an error in the cell. Therefore, the corresponding bit corresponding column is an error. A fifth step (S5) of checking whether the column is an error and repeating the fourth step (S4) if the previous block is not an error, and performing the next step if the previous block is an error; If all the blocks are found to be errors in the fifth step (S5), the column address is increased by 1 to confirm that the column address is 2048. If the block is not 2048, the row address is set to 0 to perform the previous loop and 2048 is determined. If it is, the entire memory on the current memory block is searched, so if the current memory block is the second one, if it is not the second one, it is the first one, so it is the second in the memory group register and the check is repeated for the second block from the beginning. The method of using a defective memory chip on a wafer, characterized in that the operation is completed sequentially in the sixth step (S6) to complete the operation.
제3항에 있어서, 메모리 매핑을 실시하는 동작은, 상기 메모리셀의 에러테이블을 작성하는 동작루프에서 작성된 메모리 그룹 에러 테이블에 칼럼 어드레스 메모리의 어드레스를 0으로하여 칼럼 어드레스 메모리와 얼라트 메모리의 0번부터 쓸수있는 준비를 하고 검토해야할 각 비트의 칼럼 어드레스 레지스터를 0으로 하는 제1단계(A1)와; 0번째의 정상적인 블럭부터 할당할 준비를 하며 반복실행을 위하여 각 비트의 칼럼 어드레스 레지스터가 2048이 넘었는지를 먼저 확인하여 2048보다 적은게 8개 미만이면 메모리 블럭을 다 할당하지도 않은 상태에서 남은 블럭이 없는 상태이므로 프로그램을 종결하는 제2단계(A2)와; 상기 제2단계(A2)에서 2048보다 작은 각 비트의 칼럼 어드레스 레지스터의 갯수가 8개 이상이면 현재 각 칼럼 어드레스가 가리키고 있는 블럭들 중 에러블럭이 8개 이상인가를 확인하는 제3단계(A3)와; 상기 제3단계(A3)에서 에러블럭이 8개이상이면 DRAM 중에 순서가 먼저인것부터 차례로 칼럼 어드레스 메모리와 얼라트 메모리와 얼라트 메모리에 기록을 하고 전체 칼럼 어드레스를 증가시키며 칼럼 어드레스 메모리의 어드레스를 증가시켜 칼럼 어드레스 메모리의 어드레스가 2047보다 큰 가를 판단하여 작으면 아직 메모리 할당이 끝나지 않았으므로 제2단계(A2)를 반복 실행하고 2047보다 크면 전 블럭이 할당되었으므로 메모리에 관련된 각종 스위치를 외부로 설정하여 제어할 수 있도록 하고 프로그램을 종결하는 제4단계(A4)와; 상기 제3단계(A3)에서 에러 블럭이 8개 이하이면 가장 값이 작은것 또는 순서가 먼저인 칼럼 러드레스 1개를 선택하여 증가시키고 그 칼럼 어드레스가 가리키고 있는 블럭이 에러블럭인지를 판단하여 에러블럭이면 증가표시를 하고 가장값이 작은것 또는 순서가 먼저인 칼럼 어드레스 1개를 증가시키는 제5단계(A5)와; 상기 제5단계(A5)에서 에러가 아닌 경우 이전에 증가시켜 표시된 블럭이 있는지를 보고 있으면 증가된 칼럼 어드레스를 다시 원상태로 환원하고 제3단계(A3)를 반복하는 제6단계(A6)로 이루어져 순자 동작함을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용방법.4. The memory mapping operation of claim 3, wherein the memory mapping is performed by setting the address of the column address memory to 0 in the memory group error table created in the operation loop for creating the error table of the memory cell. A first step A1 which prepares to write from the first and sets the column address register of each bit to be examined to 0; Prepare to allocate from the 0th normal block, and first check if the column address register of each bit is over 2048 for iterative execution. If less than 2048 is less than 8, the remaining blocks without allocating memory blocks A second step A2 of terminating the program since there is no state; In the second step A2, if the number of column address registers of each bit smaller than 2048 is 8 or more, a third step A3 of checking whether or not there are 8 or more error blocks among blocks indicated by each column address. Wow; If the number of error blocks is eight or more in the third step (A3), the DRAM addresses are written in order from the first to the column address memory, the Alert memory, and the Alert memory, and the total column address is increased, and the address of the column address memory is increased. If it is increased, it is determined that the address of the column address memory is greater than 2047, and if it is small, the memory allocation has not been completed yet. Therefore, the second step (A2) is repeatedly executed. If it is larger than 2047, all the blocks have been allocated. A fourth step (A4) to allow control and to terminate the program; In the third step (A3), if the number of error blocks is 8 or less, the smallest value or one column order with the highest order is selected and increased, and it is determined whether the block indicated by the column address is an error block. A fifth step (A5) of incrementing one column address with the smallest value or the first one in order of increasing if it is a block; If it is not an error in the fifth step (A5), if it is seen whether there is a block marked previously increased, the sixth step (A6) of reducing the increased column address to its original state and repeating the third step (A3) A method of utilizing a defective memory chip on a wafer, characterized in that it moves steadily.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.