KR960024935A - Hyper presentation controller of multimedia computer - Google Patents

Hyper presentation controller of multimedia computer Download PDF

Info

Publication number
KR960024935A
KR960024935A KR1019940033478A KR19940033478A KR960024935A KR 960024935 A KR960024935 A KR 960024935A KR 1019940033478 A KR1019940033478 A KR 1019940033478A KR 19940033478 A KR19940033478 A KR 19940033478A KR 960024935 A KR960024935 A KR 960024935A
Authority
KR
South Korea
Prior art keywords
frame
register
input
hyper
data
Prior art date
Application number
KR1019940033478A
Other languages
Korean (ko)
Other versions
KR970009753B1 (en
Inventor
김두현
오수형
송동호
임영환
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019940033478A priority Critical patent/KR970009753B1/en
Publication of KR960024935A publication Critical patent/KR960024935A/en
Application granted granted Critical
Publication of KR970009753B1 publication Critical patent/KR970009753B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

본 발명은 멀티미디어 컴퓨터 또는 장치에 관한 것으로 특히, 다수개의 비디오 정보간의 탐색하는 경우 사용자의 선택에 따라 비선형적으로 멀티미디어 정보를 탐색할 수 있도록 하는 하이퍼 프리젠테이션 제어장치를 제공하여 마우스 입력과 프레임 입력부로부터 인출된 조건값과 조치값을 사용 마우스의 클릭된 좌표값과 조건값을 비교하여 조건이 만족되면 조치값이 지시하는 방식에 따라 다른 스트림을 수행시킴으로써, 여러개의 비디오 사이를 사용자의 선택에 따라 비선형적으로 오가며 멀티미디어 정보를 탐색할 수 있도록 하는 하이퍼 프리젠테이션 제어기를 제공할 수 있다.The present invention relates to a multimedia computer or an apparatus, and more particularly, to provide a hyper presentation control apparatus for non-linearly searching multimedia information according to a user's selection when searching among a plurality of video information. Using retrieved condition value and action value By comparing the mouse clicked coordinate value and condition value, if the condition is satisfied, different streams are executed according to the method indicated by the action value. It is possible to provide a hyper-presentation controller that allows the user to navigate multimedia information.

Description

멀티미디어 컴퓨터의 하이퍼 프리젠테이션 제어장치.Hyper presentation control device for multimedia computer.

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 일반적인 멀티미디어 컴퓨터의 개념적 구성도.1 is a conceptual diagram of a general multimedia computer.

Claims (4)

중앙처리장치와 메인메모리가 시스템버스에 의해 다수개의 멀티미디어 입출력 디바이스에 연결 구성되며, 상기 중앙처리장치 및 메인메모리에 의해 제어되어 상기 시스템버스에 연결되어 상기 입출력 디바이스들과 정보를 교환하는 멀티미디어 입출력 제어기를 구비한 멀티미디어 컴퓨터에 있어서, 상기 시스템버스에 접속되어 멀티미디어에 관련된 다수개의 입출력 디바이스들과 프레임 데이타를 수신하여 초기값과 동작 조건값을 발생시키는 다수개의 프레임 입력수단과; 상기 다수개의 입출력 디바시스들에게 프레임 데이타를 송신하기 위한 프레임 출력수단과; 사용자로부터 발생되는 마우스등의 좌표신호를 입력받는 데이타 입력수단; 및 상기 데이타 입력수단을 통하여 좌표신호 입력시 상기 중앙처리장치및 메인 메모리부터 입력되는 제어신호에 따라 상기프레임 입력수단을 통하여 입력되는 프레임 데이타를 상기프레임 출력수단을 통하여 상기 시스템버스로 송출하는 하이퍼 프리젠테이션 제어수단을 포함하는 것을 특징으로 하는 멀티미디어 컴퓨터의 하이퍼 프리젠테이션 제어장치.A central processing unit and a main memory are connected to a plurality of multimedia input and output devices by a system bus, and are controlled by the central processing unit and a main memory and connected to the system bus to exchange information with the input / output devices. A multimedia computer comprising: a plurality of frame input means connected to the system bus to receive a plurality of input / output devices and frame data related to multimedia to generate initial values and operating condition values; Frame output means for transmitting frame data to the plurality of input / output devices; Data input means for receiving a coordinate signal such as a mouse generated from a user; And a hyper presentation for transmitting frame data input through the frame input means to the system bus through the frame output means according to a control signal input from the CPU and the main memory when a coordinate signal is input through the data input means. Hyper presentation control apparatus for a multimedia computer comprising a presentation control means. 제1항에 있어서, 상기 하이퍼 프리젠테이션 제어수단은 외부적으로 다수의 프레임 입력수단과 다수의 프레임 출력수단 및 데이타 입력수단에 연결되며, 내부적으로는 각각의 프레임 입력수단에 일대일로 다수개의 프레임 흐름제어수단이 연결되어지는 것을 특징으로 하는 멀티미디어 컴퓨터의 하이퍼 프리젠테이션 제어장치.The apparatus of claim 1, wherein the hyper presentation control means is externally connected to a plurality of frame input means, a plurality of frame output means, and data input means, and internally, a plurality of frame flows are provided one to one for each frame input means. Hyper presentation control device of the multimedia computer, characterized in that the control means is connected. 제2항에 있어서, 상기 하이퍼 프리젠테이션 제어수단은 상기 데이타 입력수단으로부터 좌표 데이타를 입력받는 경우 X좌표를 저장하는 제1레지스터와; Y좌표를 저장하는 제2레지스터와; 초기에 수행되어야할 프레임 흐름 제어수단을 지정하는 데이타를 저장하고 있는 제3레지스터; 및 총 스트림 갯수를 저장하는 제4레지스터를 더 포함하여 구성되는 것을 특징으로 하는 멀티미디어 컴퓨터의 하이퍼 프리젠테이션 제어장치.3. The apparatus of claim 2, wherein the hyper presentation control means comprises: a first register for storing an X coordinate when coordinate data is received from the data input means; A second register for storing the Y coordinate; A third register storing data specifying frame flow control means to be initially performed; And a fourth register for storing the total number of streams. 제1항 내지 제3항에 있어서, 상기 각각의 프레임 흐름제어수단은 해당 프레임 흐름부가 동작되도록 한이전의 프레임 흐름부의 번호를 기록하는 레지스터와, 이전의 흐름과 현재의 흐름간의 관계가 병력적인가 아니면 순차적인가를 기록하는 레지스터와, 현재의 프레임 번호를 저장하는 레지스터 및 마지막 프레임의 번호를 저장하는 레지스터가 구비되는 레지스터부와; 매 프레임마다 상기 제1레지스터와 제2레지스터로부터 입력되는 좌표치를 이용하여 연결되어 있는 프레임 입력수단으로부터 프레임 데이타와 초기값 및 동작 조건값을 입력받아 다른 스트림을 수행시킬 것인지를 판별하는 판별기; 및 매 프레임을 일정한 시간 간격으로 처리할 수 있도록 하는 논리시계를 포함하는 것을 특징으로 하는 멀티미디어 컴퓨터의 하이퍼 프리젠테이션 제어장치.The method according to claim 1, wherein each of the frame flow control means comprises: a register for recording the number of the previous frame flow portion for causing the frame flow portion to operate, and if the relationship between the previous flow and the current flow is historical; A register section including a register for recording sequential applications, a register for storing a current frame number, and a register for storing a number of the last frame; A discriminator for determining whether to perform another stream by receiving frame data, an initial value, and an operation condition value from a frame input means connected by using coordinate values input from the first register and the second register every frame; And a logic clock for processing every frame at a predetermined time interval. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940033478A 1994-12-09 1994-12-09 Hyper-presentation controller for multimedia computer KR970009753B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033478A KR970009753B1 (en) 1994-12-09 1994-12-09 Hyper-presentation controller for multimedia computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033478A KR970009753B1 (en) 1994-12-09 1994-12-09 Hyper-presentation controller for multimedia computer

Publications (2)

Publication Number Publication Date
KR960024935A true KR960024935A (en) 1996-07-20
KR970009753B1 KR970009753B1 (en) 1997-06-18

Family

ID=19400862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033478A KR970009753B1 (en) 1994-12-09 1994-12-09 Hyper-presentation controller for multimedia computer

Country Status (1)

Country Link
KR (1) KR970009753B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461464B1 (en) * 2002-12-06 2004-12-17 엘지전자 주식회사 Method for controlling an external input signal of a display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101876133B1 (en) * 2017-07-14 2018-07-06 이재원 Adhesive condom

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461464B1 (en) * 2002-12-06 2004-12-17 엘지전자 주식회사 Method for controlling an external input signal of a display device

Also Published As

Publication number Publication date
KR970009753B1 (en) 1997-06-18

Similar Documents

Publication Publication Date Title
KR101996961B1 (en) Methods and systems for data analysis in a state machine
KR101858311B1 (en) Methods and systems for routing in a state machine
US4591979A (en) Data-flow-type digital processing apparatus
KR960024935A (en) Hyper presentation controller of multimedia computer
JPH03196188A (en) Display system for information processor
US4300208A (en) Controlling which of two addresses is used by a microcode memory
US5752061A (en) Arrangement of data processing system having plural arithmetic logic circuits
EP0342674A2 (en) Pipeline circuit for timing adjustment
KR870009295A (en) ALU for Bit Slice Processors with Multiplexed Bypass Paths
SU600558A1 (en) Priority device
JPH0135376B2 (en)
KR960018958A (en) Main Memory Access Device Using Data Buffer When Performing Atomic Instruction in Multiprocessor System
KR960025032A (en) Key input data processing method
KR970025144A (en) Memory interface method and circuit of variable length decoder
Som et al. Effects of resource saturation in real-time computing on data flow architectures
JPS5837755A (en) Detector for vacant area
SU868760A1 (en) Dynamic priority device
SU1453413A1 (en) Arrangement for simulating mass service systems
SU1037264A1 (en) Microprogram processor
JP2923869B2 (en) Event input circuit
JPH01276241A (en) Multiple interrupting device
KR940013131A (en) Data entry and display systems
JPH05241854A (en) Program traveling state monitor system
JPH0668055A (en) Digital signal processor
KR970029145A (en) Data search device using mouse

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee