Claims (4)
외부 크리스탈에 따라 클럭 및 상태 신호를 발생하기 위한 제1클럭/상태신호 발생부와, 외부제어신호(t_trig. t_con)에 따라 상기 외부크리스탈에 내부 크리스탈이나 샘플 크리스탈을 선택하여 연결하기 위한 크리스탈 제어부와, 상기 내부 크리스탈에 따라 내부 상태신호 및 내부 클럭을 발생시키기 위한 제2클럭/상태신호 발생부로 이루어진 클럭/상태신호 발생부와; 상기 클럭/상태신호 발생부로부터 내부 상태신호 및 내부 클럭을 인가받아 집적회로의 주기능을 수행하여 입출력을 제어하기 위한 메인부와; 외부제어신호(t_mon) 및 내부 클럭에 따라 내부 함수 수행에 관계없이 버스값을 입출력포트로 출력시키기 위한 입출력한정부를 포함하여 구성된 것을 특징으로 하는 집적회로의 내부버스 모니터장치.A first clock / status signal generator for generating a clock and status signal according to an external crystal, a crystal controller for selecting and connecting an internal crystal or a sample crystal to the external crystal according to an external control signal t_trig.t_con A clock / status signal generator comprising a second clock / status signal generator for generating an internal state signal and an internal clock according to the internal crystal; A main unit configured to control an input / output by receiving an internal state signal and an internal clock from the clock / status signal generator and performing a main function of an integrated circuit; And an input / output limiter for outputting a bus value to an input / output port regardless of the execution of an internal function according to an external control signal (t_mon) and an internal clock.
제1항에 있어서, 상기 크리스탈 제어부는 상기 외부제어신호(t_trig)가 하이 에지상태이면 일정기간동안 상기 외부 크리스탈에 샘플크리스탈을 연결하고, 나머지 기간동안 상기 샘플크리스탈을 하이레벨로 만드는 동작제어부와, 상기 외부제어신호(t_con)에 따라 상기 외부크리스탈이나 샘플크리스탈을 선택하여 내부크리스탈에 전달하는 멀티플렉서를 포함하여 구성된 것을 특징으로 하는 집적회로의 내부버스 모니터장치.The method of claim 1, wherein the crystal control unit comprises: an operation control unit which connects a sample crystal to the external crystal for a predetermined period when the external control signal t_trig is in a high edge state, and makes the sample crystal high level for the remaining period; And a multiplexer which selects the external crystal or the sample crystal and transmits the external crystal or the sample crystal to the internal crystal according to the external control signal (t_con).
제1항에 있어서, 상기 입출력한정부는 상기 외부제어신호(t_mon)가 하이상태인 모든 경우와 로우상태중 상기 입출력제어신호와 내부클럭이 하이레벨일때만 버스값을 읽어들이는 제1래치와, 상기 내부클럭이 로우상태일때 상기 버스값을 반클럭 지연시켜 입출력포트로 출력하는 제2래치와, 상기 내부클럭이 로우상태일때 상기 버스값을 상기 입출력제어신호와 논리조합하여 그 결과를 상기 제1래치에 출력하는 제3래치를 포함하여 구성된 것을 특징으로 하는 집적회로의 내부버스 모니터장치.2. The method of claim 1, wherein the input / output limiter includes: a first latch for reading a bus value only when the external control signal t_mon is high and when the input / output control signal and the internal clock are at a high level during the low state; And a second latch outputting the bus value to the input / output port by delaying the bus value by half a clock when the internal clock is low, and logically combining the bus value with the input / output control signal when the internal clock is low. An internal bus monitor apparatus for an integrated circuit, comprising a third latch outputting to one latch.
제2항에 있어서, 상기 동작제어부는 클럭이 하이레벨일 때마다 상기 외부제어신호(t_trig)를 읽어들이기 위한 제4래치와, 상기 클럭이 로우레벨이고 상태신호(state6)가 하이레벨일때만 상기 제4래치의 출력을 읽어들이는 제5래치와, 클릭이 로우레벨이고 상태신호(state5)가 하이레벨일때만 상기 제5래치의 출력반전신호와 제4래치의 출력신호의 논리조합결과를 읽어들이는 제6래치와, 상태신호(statel)을 일정기간 지연시키기 위해 상기 클럭이 로우레벨일때 상태신호(statel)를 읽어들이는 제7래치와, 상기 제6래치의 출력신호 및 제7래치의 출력반전신호가 모두 루우상태일때 상기 크리스탈을 내부크리스탈에 전달하는 논리조합회로를 포함하여 구성된 것을 특징으로 하는 집적회로의 내부검사 모니터장치.The method of claim 2, wherein the operation control unit comprises a fourth latch for reading the external control signal t_trig whenever the clock is at a high level, and only when the clock is at a low level and the state signal state6 is at a high level. The fifth latch reading the output of the fourth latch and the logical combination result of the output inversion signal of the fifth latch and the output signal of the fourth latch are read only when the click is low level and the state signal state5 is high level. A sixth latch, a seventh latch for reading the state signal statel when the clock is at a low level to delay the state signal for a predetermined period, and an output signal and the seventh latch of the sixth latch. And a logic combination circuit for transmitting the crystal to the internal crystal when the output inversion signals are all in a rue state.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.