KR960014444B1 - 반도체 장치의 입력패드 및 이의 형성방법 - Google Patents
반도체 장치의 입력패드 및 이의 형성방법 Download PDFInfo
- Publication number
- KR960014444B1 KR960014444B1 KR1019930026367A KR930026367A KR960014444B1 KR 960014444 B1 KR960014444 B1 KR 960014444B1 KR 1019930026367 A KR1019930026367 A KR 1019930026367A KR 930026367 A KR930026367 A KR 930026367A KR 960014444 B1 KR960014444 B1 KR 960014444B1
- Authority
- KR
- South Korea
- Prior art keywords
- input pad
- overvoltage
- region
- base
- pad
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 18
- 239000012535 impurity Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도 및 제2도는 종래의 반도체 장치 입력패드에 대한 단면도.
제3도는 본 발명의 따른 반도체 장치의 입력패드의 단면도.
제4도는 본 발명의 반도체 장치의 입력패드에 대한 등가 회로구성도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판(콜렉터) 11 : P웰
12 : n형 에피택셜층(베이스) 13 : 산화층
14 : p형 불순물 영역(에미터) 16 : 패드
17 : 베이스 배선층
본 발명은 반도체 장치의 입력패드 및 이의 형성방법에 관한 것으로, 특히 와이어 본딩시 공정의 신뢰도의 향상과 입력패드를 통한 정전기 또는 과전압으로부터의 보호 수단을 구비한 반도체 장치의 입력패드 및 이의 형성방법에 관한 것이다.
반도체 장치는 웨이퍼 공정을 통해 칩상에 형성된 후 외부와의 신호 연결을 위해서 패키지되어야 한다. 패키지 공정중 리드프레임의 리드는 칩상에 마련된 패드에 통상 와이어 본딩 방법으로 연결되고 그의 많은 방법들이 실시되고 있으며, 그 어느 경우라도 비교적 넓은 면적의 패드가 요구된다.
이러한 패드는 칩 내부회로로부터 외부리드로 신호를 출력하는 출력패드와 그 반대의 입력패드 그리고 전원 접지 연결용 패드등으로 작용상 볼수 있고 하나의 패드 크기는 토앙 100×100[㎛2]의 넓은 영역을 차지하여 형성되고 있다.
특히 외부에서 칩내부로 신호를 인가받는 입력패드로서는 제1도의 단면도와 같이 반도체 실리콘 기판(1) 상측의 p+웰(2)상에 입력패드(4)를 형성함에 있어서 기판과 절연되도록 그 사이에 SiO2와 같은 절연층(3)을 두어 패드(4)를 형성하고 있다.
그러나 반도체 장치는 리드 프레임의 단자에 와이어 본딩되므로 와이어 본딩시 절연층(3)이 파괴되어 입력패드로 작용하지 못하는 문제가 있다.
제2도는 또다른 종래의 패드 구성예로서 P웰(2)영역에서 패드(4)에 관련한 영역에 형성된 n형 에피셜층(5)에 P형 불순물 영역(6)을 두고, 상기 에피층(5)은 전원(Vcc)에 바이어싱시키고 p형 기판(1)은 접지로 바이어싱시켜 보다 개선된 형태의 패드부를 구성한 예이다. 본 예에서 와이어 본딩시 SiO2층(3) 이 깨질때 패드(4)가 접지레벨로 내려가는 것을 방지하여 상기 본딩 작업에 따른 실패율을 감소시키고 있다.
종래의 기술은 주로 와이어 본딩을 위한 신뢰도를 향상시키는 목적에 국한되어 있으며 사용되는 면적활용면에서 효율성이 없고 또한 반도체 장치에서 빈번히 발생되는 정전기 또는 입력패드를 통해 예기치 않은 서지(surge) 전압에 대하여 고려되어 있지 않다.
본 발명은 이러한 문제를 해결하기 위한 것으로 본 발명의 목적은 반도체 패키징 공정의 와이어 본딩시 신뢰성을 높이고 또한 정전기 또는 서지(surge) 입력전압에 대한 보호수단이 강구된 반도체 장치의 입력 패드 및 이의 형성방법을 제공하는 것이다.
본 발명의 목적에 따른 반도체 장치의 입력패드는 외부에서 인가된 신호를 반도체 칩내부로 전달하는 입력패드와, 상기 입력 패드에 연결된 과전압 바이패스용 스위칭 수단과, 상기 입력패드에 인가된 과전압을 검출하여 상기 과전압 바이패스용 스위칭 수단을 스위칭시키는 과전압 검출부로 구성됨을 특징으로 한다.
이와같은 구성에서 보듯이 입력패드에 인가되는 노말신호는 이에 연결된 스위칭 수단이 오프 상태에 있기 때문에 패드에 연결된 칩 내부회로로 입력신호가 전달된다. 이때 패드에 정전기나 과전압이 인가되면 이 신호를 검출한 과전압 검출부는 유효신호를 스위칭 수단에 보내 이 신호로 스위칭된 스위칭 수단이 턴 온되므로서 과전압 또는 정전기를 접지로 싱크(sink)시키게 된다.
본 발명의 또다른 목적에 따라서 입력패드와 이에 연결된 과전압 검출부를 포함하는 반도체 장치의 입력패드형성방법은 접지에 연결되는 콜렉터로서의 제2도전형의 반도체 기판에 제1도전형의 에피택셜층을 형성하여 유효베이스층을 형성하고, 기판 전면에 산화층을 형성한후, 제2도전형 불순물을 상기 에피택셜층에 주입하여 소자분리하여 패드형성부위를 정의하고, 상기 에피텍셜층에 제2도전형 불순물 이온과 제1도전형 불순물 이온을 상기 에피택셜층의 선택된 영역에 주입하여 에미터 영역과 베이스 접촉영역을 각각 형성하며, 상기 에미터영역과 베이스접촉영역의 접촉창을 사진식각방법으로 형성한후 입력패드와 베이스 배선층을 형성하는 공정을 가지며, 상기 베이스 배선층은 상기 과전압검출부에 연결됨을 특징으로 한다.
본 발명의 장치 구성에 대한 본 발명의 실시예를 제3도와 제4도를 참조하여 다음에 상세히 설명한다.
제4도는 본 발명의 반도체 입력 패드에 대한 회로 구성을 나타낸 블록도이다. 제4도와 같이 입력패드(16)는 정상 레벨의 입력신호를 칩내부의 회로에 전달하고 있다. 이때 패드와 접지(GND)간에 연결된 스위칭 수단(19)은 PNP형 바이폴라 트랜지스터로서 정상 동작시에는 베이스에 입력되는 신호가 없기 때문에 오프상태이므로 패드 입력신호는 칩내부로 전달되고 과전압 검출부(18)에서도 입력되는 신호가 정상 레벨이므로 동작되지 않는다.
그러나, 정전기나 과전압등의 이상 신호가 패드에 인가되면 과전압 검출부(18)는 이 신호에 의해 작동되어 트랜지스터(19)의 베이스에 유효한 하이레벨 신호를 출력하여 트랜지스터(19)를 스위칭 온시키므로 과전압은 스위칭수단을 통해 접지(GND)로 빠진다.
과전압 검출회로는 간단히 스위칭 소자 또는 비교수단등으로 실현할 수 있으며 공지의 회로를 채택한다.
본 회로 구성은 패드 형성후 정전기나 과전압 보호 기능을 구비시키고 있으며 한편으로 와이어 본딩 작업시 공정 신뢰도를 위해서 제3도의 패드부 단면도에서 보듯이 와이어 본딩 과정에서의 산화층(13)의 깨짐현상이 없도록 구성되고 있다.
즉, 본 발명에 따라 구성된 스위칭 수단(19)은 종형(vertical) 바이폴라 트랜지스터로 구성시키고 있고 제3도에서 트랜지스터의 에미터(14)는 패드(16)에 바로 연결되고 있다.
도면에서, '12'는 유효 베이스영역으로서 제1도전형 또는 n형 에피택셜층이며, '15'는 베이스 접촉부인 n형 불순물 영역이고, '17'은 베이스 영역과 과전압 보호회로(18)의 출력과 연결되기 위한 베이스 배선층이다. 그리고 '10'은 트랜지스터의 콜렉터로서 제2도전형 또는 접지된 p형 반도체 실리콘 기판이며, '11'은 p형 웰로서 바이폴라 트랜지스터에 대한 소자분리 영역에 대응한다.
따라서, 과전압 검출에 따른 하이 레벨의 신호가 베이스(15)에 인가되면 접지로 된 콜렉터 또는 기판(10)으로 패드의 신호가 신크(sink)되는 것이다. 그러나 노말 동작시에는 베이스(15)로 신호 입력이 없으므로 패드(16)에 입력된 신호는 트랜지스터의 동작에 관계없이 칩내부로 전달된다.
제3도의 구조는 칩내부소자 구성시 동시에 형성될 수 있다. 즉 각각의 영역은 이온 주입, 마스킹작업등을 동반하여 구성될 수 있다. 그리고 입력패드(16)와 베이스(15)에 연결되는 과전압 검출회로는 도시는 없으나 칩내부 또는 그 근처의 적소에 웨이퍼 공정시 형성될 수 있다.
먼저 접지에 연결되는 콜렉터로서의 제2도전형 또는 p형 반도체 기판에 제1도전형 또는 n형의 에피택셜층을 형성하여 유효베이스층을 형성하고, 기판 전면에 산화층을 형성한후, 제1도전형 불순물을 상기 에피텍셜층에 주입하여 소자분리하여 패드형성부위를 정의한다. 상기 에픽택셜층에 제2도전형 불순물 이온과 제1도전형 불순물 이온을 상기 에피택셜층의 선택된 영역에 주입하여 에미터 영역(14)과 베이스 접촉영역(15)을 각각 형성하며, 상기 에미터영역과 베이스 접촉영역의 접촉창을 사진식각방법으로 산화층을 부분적으로 에칭하여 형성한후 입력패드(16)와 베이스 배선층(17)을 형성한다.
접촉창이 마련되면 전면에 메탈층을 이를테면 스퍼터링 방법으로 형성하고 시진식각으로 패터닝을 하는 것이다. 이와 같이 하여 형성된 상기 베이스 배선층은 상기 과전압검출부에 연결되고 따라서 본 발명에 따른 반도체 장치으 입력패드가 형성될 수 있는 것이다.
본 발명에 따라서 패드를 단순히 와이어 본딩을 위한 수동적인 역할에서 벗어나 와이어 본딩요소 뿐만 아니라 간단히 능동 소자를 형성시켜 이를 활용하므로서 정전기 특성을 개선한다.
그리고 패드가 정전기 특성개선을 하는 기능을 동시에 갖게 되므로 칩내부 입력소자의 크기를 또한 감소시키는 효과가 있다.
Claims (5)
- 외부에서 인가된 신호를 반도체 칩내부로 전달하는 입력패드와, 상기 입력 패드에 연결된 과전압 바이패스용 스위칭 수단과, 상기 입력패드에 인가된 과전압을 검출하여 상기 과전압 바이패스용 스위칭 수단을 스위칭시키는 과전압 검출부로 구성됨을 특징으로 하는 반도체 장치의 입력패드.
- 제1항에 있어서, 상기 과전압 바이패스용 스위치 수단은 바이포라 트랜지스터로 구성되고, 상기 입력패드는 바이폴라 트랜지스터의 에미터에 연결하고, 베이스는 상기 과전압 검출부에 연결되며, 콜렉터는 접지에 연결됨을 특징으로 하는 반도체 장치의 입력패드.
- 제1항에 있어서, 상기 스위칭 수단은 접지에 연결되는 제1도전형의 반도체 기판인 콜렉터와, 상기 반도체기판에 제2도전형의 에피택셜층을 형성하여 된 베이스층과, 상기 에피택셜층에 제2도전형 불순물 이온과 제1도전형 불순물 이온을 상기 에픽텍셜층의 선택된 영역에 주입하여 형성된 에미터 영역 및 베이스 접촉영역과, 상기 에미터영역과 베이스접촉영역의 접촉창을 통해 연결된 입력패드 및 베이스 배선층으로 구성되며, 상기 베이스 배선층은 상기 과전압검출부에 연결됨을 특징으로 하는 반도체 장치의 입력패드.
- 입력패드와 이에 연결된 과전압 검출부를 포함하는 반도체 장치의 입력패드 형성방법은 접지에 연결되는 콜렉터로서의 제2도전형의 반도체 기판에 제1도전형의 에피텍셜층을 형성하여 유효베이스층을 형성하고, 기판전면에 산화층을 형성한후, 제2도전형 불순물을 상기 에픽텍셜층에 주입하여 소자분리하여 패드형성부위를 정의하고, 상기 에픽택셜층의 제2도전형 불순물 이온과 제1도전형 불순물 이온을 상기 에피택셜층의 선택된 영역에 주입하여 에미터 영역과 베이스 접촉영역을 각각 형성하며, 상기 에미터영역과 베이스접촉영역의 접촉창을 사진식각방법으로 형성한후 입력패드와 베이스 배선층을 형성하는 공정을 가지며, 상기 베이스 배선층은 상기 과전압검출부에 연결됨을 특징으로 하는 반도체 장치의 입력패드 형성방법.
- 제4항에 있어서, 상기 제1도전형 영역은 n형 불순물이 포함된 반도체 영역이며, 제2도전형은 p형 불순물이 포함된 반도체 영역인 것을 특징으로 하는 반도체 장치의 입력패드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026367A KR960014444B1 (ko) | 1993-12-03 | 1993-12-03 | 반도체 장치의 입력패드 및 이의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026367A KR960014444B1 (ko) | 1993-12-03 | 1993-12-03 | 반도체 장치의 입력패드 및 이의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021286A KR950021286A (ko) | 1995-07-26 |
| KR960014444B1 true KR960014444B1 (ko) | 1996-10-15 |
Family
ID=19369813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026367A KR960014444B1 (ko) | 1993-12-03 | 1993-12-03 | 반도체 장치의 입력패드 및 이의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960014444B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7294542B2 (en) | 2000-05-15 | 2007-11-13 | Nec Electronics Corporation | Method of fabricating a semiconductor device having CMOS transistors and a bipolar transistor |
| US7629210B2 (en) | 2000-05-15 | 2009-12-08 | Nec Corporation | Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443690B1 (ko) * | 2002-06-17 | 2004-08-12 | 유일산업전자 주식회사 | 과전압 방지회로를 포함하는 송풍방향 조절모터 제어장치 |
-
1993
- 1993-12-03 KR KR1019930026367A patent/KR960014444B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7294542B2 (en) | 2000-05-15 | 2007-11-13 | Nec Electronics Corporation | Method of fabricating a semiconductor device having CMOS transistors and a bipolar transistor |
| US7629210B2 (en) | 2000-05-15 | 2009-12-08 | Nec Corporation | Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021286A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682047A (en) | Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection | |
| US6870202B2 (en) | Surge protection semiconductor device | |
| US20030035257A1 (en) | Bi-directional EOS/ESD protection device | |
| US6603177B2 (en) | Electrostatic discharge protection circuit device | |
| US6204537B1 (en) | ESD protection scheme | |
| EP0242383B1 (en) | Protection of igfet integrated circuits from electrostatic discharge | |
| US5604655A (en) | Semiconductor protection circuit and semiconductor protection device | |
| US5670814A (en) | Electrostatic discharge protection circuit triggered by well-coupling | |
| US5949094A (en) | ESD protection for high density DRAMs using triple-well technology | |
| KR101414777B1 (ko) | 정전기 방전 이벤트로부터 반도체 디바이스를 보호하는 정전기 방전 보호 디바이스 및 방법 | |
| US6229182B1 (en) | Semiconductor device having protection against electrostatic discharge | |
| US5744840A (en) | Electrostatic protection devices for protecting semiconductor integrated circuitry | |
| KR100502379B1 (ko) | 3중웰기술을이용하는고밀도dram용esd보호회로 | |
| EP0538752A1 (en) | Semiconductor input protective device against external surge voltage | |
| KR19990068200A (ko) | 디커플링 캐패시턴스 형성 방법 및 반도체 소자 | |
| KR960014444B1 (ko) | 반도체 장치의 입력패드 및 이의 형성방법 | |
| US20030116778A1 (en) | Semiconductor apparatus | |
| EP0202646B1 (en) | Input protection device | |
| KR970003182Y1 (ko) | 반도체 장치의 입력패드 | |
| US20040046181A1 (en) | Thyristor structure and overvoltage protection configuration having the thyristor structure | |
| US6452252B1 (en) | Semiconductor device | |
| US6727578B1 (en) | Semiconductor device having power supply voltage routed through substrate | |
| JP3017083B2 (ja) | 入出力保護回路 | |
| KR100324322B1 (ko) | 정전방전 보호회로 | |
| KR100240684B1 (ko) | 반도체장치의 이에스디 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 17 |
|
| EXPY | Expiration of term |