KR960013782B1 - Manufacturing method of wiring device of semiconductor device - Google Patents

Manufacturing method of wiring device of semiconductor device Download PDF

Info

Publication number
KR960013782B1
KR960013782B1 KR1019930007551A KR930007551A KR960013782B1 KR 960013782 B1 KR960013782 B1 KR 960013782B1 KR 1019930007551 A KR1019930007551 A KR 1019930007551A KR 930007551 A KR930007551 A KR 930007551A KR 960013782 B1 KR960013782 B1 KR 960013782B1
Authority
KR
South Korea
Prior art keywords
thin film
silicide
polysilicon
polysilicon thin
heat treatment
Prior art date
Application number
KR1019930007551A
Other languages
Korean (ko)
Other versions
KR940027132A (en
Inventor
우상호
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930007551A priority Critical patent/KR960013782B1/en
Priority to JP6093432A priority patent/JP2847031B2/en
Priority to US08/236,860 priority patent/US5422311A/en
Publication of KR940027132A publication Critical patent/KR940027132A/en
Application granted granted Critical
Publication of KR960013782B1 publication Critical patent/KR960013782B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

forming an in-situ phosphorus doped amorphous silicone thin film(3) by LPCVD using Si2H6 gas and PH3 gas on a silicone substrate(1) which a word line and bit line are formed on; changing the amorphous silicone thin film(3) into a polysilicone thin film(3a) whose grain size is increased by thermal processing in the atmosphere of an inert gas; forming a W-silicide thin film(4) on the polysilicone thin film(3a) and thermal processing in the temperature of 800-100 deg.C. to extract silicone contained in the W-silicide thin film(4) to the interface between the polysilicone thin film(3a) and the W-silicide thin film(4); and forming a word line and bit line(6) by patterning the W-silicide thin film(4) and the polysilicone thin film(3a) in sequence.

Description

반도체 소자의 배선장치 제조 방법Manufacturing method of wiring device of semiconductor element

제1a 내지 제1e도는 본 발명에 의한 반도체 소자의 배선장치 제조 단계를 나타낸 단면도1A to 1E are cross-sectional views showing steps of manufacturing a wiring apparatus of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 실리콘기판 2 : 열산화막1 silicon substrate 2 thermal oxide film

3 : 실리콘 박막 3a : 폴리실리콘 박막3: silicon thin film 3a: polysilicon thin film

4 : W-실리사이드 박막 5 : 실리콘4: W-silicide thin film 5: silicon

6 : 배선장치(비트라인 또는 워크라인)6: Wiring device (bit line or work line)

본 발명은 고집적 반도체 소자의 제조에 있어서, 워드 라인(word line)및 비트 라인(bit line)으로 사용되는 반도체 소자의 배선장치 제조방법에 관한 것으로, 특히 폴리실리콘(poly silicon) 박막 및 W-실리사이트(silicide) 박막으로 이루어지는 폴리사이드 구조의 배선장치용 박막 제조시, 인-시투로 인(P)이 도프된 비정질 실리콘(in-situ phosphorus doped amorphous silicon) 박막을 형성한 후 저온에서 열처리하여 상기 비정질 실리콘 박막을 그레인 크기(grain size)가 증대된 폴리실리콘 박막으로 변화시킨다. 그리고 상기 폴리실리콘 박막상에 W-실리사이드 박막을 형성한 후 열처리하여 폴리사이드(polycide) 구조를 갖는 배선장치를 형성함으로써 전기적 비저항 값이 감소되고, 따라서 소자의 동작 속도가 향상될 수 있는 반도체 소자의 배선장치 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method for manufacturing a wiring device for a semiconductor device, which is used as a word line and a bit line in the manufacture of a highly integrated semiconductor device. In particular, a polysilicon thin film and a W-silicon When manufacturing a thin film for a wiring device having a polyside structure formed of a silicide thin film, an in-situ phosphorus doped amorphous silicon thin film formed with phosphorus (P) is heat-treated at low temperature to form the thin film. The amorphous silicon thin film is transformed into a polysilicon thin film with increased grain size. And by forming a W-silicide thin film on the polysilicon thin film and then heat treatment to form a wiring device having a polycide (polycide) structure, the electrical resistivity value is reduced, and thus the operation speed of the semiconductor device can be improved It relates to a wiring device manufacturing method.

일반적으로 반도체 소자가 고집적화됨에 따라 워드 라인 또는 비트 라인과 같은 배선장치는 폴리사이드 구조로 형성되는데, 그러면 상기와 같이 폴리사이드 구조를 갖는 종래 반도체 소자의 배선장치 제조 방법을 설명하면 다음과 같다.In general, as a semiconductor device is highly integrated, a wiring device such as a word line or a bit line is formed of a polyside structure. Then, a method of manufacturing a wiring device of a conventional semiconductor device having a polyside structure as described above will be described.

종래에는 650℃의 온도에서 기판상에 폴리실리콘 박막을 형성한 후 도핑(doping) 또는 주입(inplan-tation)방법으로 상기 폴리실리콘 박막에 불순물 이온을 주입하고 상기 실리콘 박막상에 W-실리사이드 박막을 형성하여 폴리사이드 구조를 갖는 배선장치를 형성한다.Conventionally, after forming a polysilicon thin film on a substrate at a temperature of 650 ℃, doping or implantation (inplan-tation) implants impurity ions into the polysilicon thin film and the W-silicide thin film on the silicon thin film To form a wiring apparatus having a polyside structure.

그런데 상기 온도 조건에서 실리콘 핵의 성장 속도는 느리기 때문에 상기와 같은 방법을 이용하는 경우 폴리실리콘 그레인이 작게 형성된다. 그러므로 그레인 계면의 수가 많아 전자의 이동도가 저하되고, 이에 의해 큰 비저항 값을 갖는다.However, since the growth rate of the silicon nucleus is slow under the above temperature conditions, polysilicon grains are formed small when the above method is used. Therefore, the number of grain interfaces is large and the mobility of electrons falls, thereby having a large specific resistance value.

이때, 예를들어 공정을 단순화시키기 위하여 상기 W-실리사이드 박막만을 사용하여 상기 배선장치를 형성할 경우 상기 W-실리사이드의 열악한 스텝커버리지(stepcoverage) 특성으로 인해 콘택 홀의 내부에 W-실리사이드가 증착되지 않는 문제점이 발생되며, 또한 기판과의 지나친 스트레스(stress)로 인하여 반도체 소자의 특성 저하가 초래된다.At this time, for example, in order to simplify the process, when the wiring apparatus is formed using only the W-silicide thin film, the W-silicide is not deposited inside the contact hole due to the poor step coverage characteristics of the W-silicide. Problems arise, and the stress of the substrate causes a deterioration of the characteristics of the semiconductor device.

그래서 상기 문제점을 해결하기 위해 W-실리사이드 박막 하부에 폴리실리콘 박막을 얇게 형성시킬 경우 폴리실리콘의 우수한 스텝커버리지 특성이 콘택 홀 부분에 보충되어 각 셀간의 접촉에 따른 문제점을 없애줄 뿐만 아니라, W-실리사이드가 실리콘 기판 혹은 게이트 산화막과 직접 접촉시 발생되는 지나친 스트레스를 완하시켜 주는 완충역할을 해주므로 배선장치의 저항을 감소시킬 수 있다.Therefore, in order to solve the above problems, when a thin polysilicon thin film is formed under the W-silicide thin film, the excellent step coverage characteristics of the polysilicon are supplemented to the contact hole, thereby eliminating the problems caused by the contact between the cells. This can reduce the resistance of the wiring device because it acts as a buffer to alleviate excessive stress generated when the silicon substrate or the gate oxide film is in direct contact.

그러나 폴리실리콘 박막은 주입된 불순물 농도 및 크레인 크기와 같은 두가지 큰 요소에 의해 전기적 특성이 결정되며 두께가 1000Å이하로 감소될수록 그레인 크기는 폴리실리콘의 전기적 특성에 매우 큰 요소로 작용한다. 즉, 500Å 이하의 두께에서는 비저항 값이 급격하게 증가하는 양상을 보인다. 특히 반도체 소자가 고집적됨에 따라 각각의 전도층의 두께가 얇아지게 되기 때문에 폴리사이드 구조로 형성돼는 배선장치에서 폴리실리콘 박막의 두께는 1000Å 이하로 감소되지 않으면 안된다.However, the polysilicon thin film has an electrical characteristic determined by two large factors such as the impurity concentration and the crane size, and the grain size acts as a very big factor in the electrical characteristics of the polysilicon as the thickness decreases below 1000 mW. In other words, the resistivity value increases rapidly at a thickness of 500 kPa or less. In particular, as the semiconductor devices are highly integrated, the thickness of each conductive layer becomes thin, so that the thickness of the polysilicon thin film in a wiring apparatus formed of a polyside structure must be reduced to 1000 mW or less.

따라서 본 발명은 상기한 문제점을 해결하기 위하여 폴리실리콘 박막과 W-실리사이드 박막으로 이루어진 폴리사이드 구조의 배선장치를 형성하되, 폴리실리콘 박막의 두께를 1000Å 이하로 하기 위해 인-시투로 인이 도프된 비정질 실리콘 박막을 형성한 후 약600℃의 온도에서 열처리하여 상기 비정질 실리콘 박막을 그레인 크기가 증대된 폴리실리콘 박막으로 변화시킨다. 그리고 상기 폴리실리콘 박막상에 W-실리사이드 박막을 형성한 후 열처리하여 폴리실리콘 박막과 W-실리사이드 박막의 접착력을 증대시킬 뿐만 아니라 W-실리사이드 박막의 저항도 감소시켜 배선장치의 비저항 값이 감소되도록 함으로써 소자의 동작 속도가 증대될 수 있는 반도체 소자의 배선장치 제조 방법을 제공함에 그 목적이 있다.Accordingly, the present invention is to form a polysilicon structure wiring device consisting of a polysilicon thin film and a W-silicide thin film in order to solve the above problems, in-situ doped with phosphorus in-situ to make the thickness of the polysilicon thin film less than 1000Å After the amorphous silicon thin film is formed, heat treatment is performed at a temperature of about 600 ° C. to change the amorphous silicon thin film into a polysilicon thin film having an increased grain size. In addition, the W-silicide thin film is formed on the polysilicon thin film and then heat-treated to increase the adhesion between the polysilicon thin film and the W-silicide thin film and to reduce the resistance of the W-silicide thin film so that the specific resistance of the wiring device is reduced. It is an object of the present invention to provide a method for manufacturing a wiring device of a semiconductor device, in which an operation speed of the device can be increased.

이러한 목적을 달성하기 위한 본 발명은 워드 라인 및 비트 라인이 형성될 기판상에 Si2H6개스와 PH3개스를 이용한 저압화학기상증착 방법으로 인-시투로 인(P)이 도프된 비정질 실리콘 박막을 형성하는 제1단계와, 상기 제1단계로부터 불활성 기체 분위기하에서 열처리하여 상기 비정질 실리콘 박막을 그레인 크기가 증대된 폴리실리콘 박막으로 변화시키는 제2단계와, 상기 제2단계로부터 상기 폴리실리콘 박막 상에 W-실리사이드 박막을 형성한 후 상기 W-실리사이드 박막내에 함유된 실리콘 성분이 상기 폴리실리콘 박막 및 W-실리사이드 박막의 계면으로 석출되도록 800∼1000℃의 온도에서 열처리하는데 제3단계와, 상기 제3단계로부터 상기 W-실리사이드 박막 및 폴리실리콘 박막을 순차적으로 패터닝하여 워드 라인 또는 비트라인을 형성하는 제4단계로 이루어지는 것을 특징으로 하며, 상기 비정질 실리콘 박막은 450∼550℃의 온도에서 증착되는 것을 특징으로 하고, 상기 제2단계의 열처리 공전은 600℃의 온도에서 5내지 10시간동안 실시되는 것을 특징으로 한다.The present invention for achieving the above object is an amorphous silicon doped with phosphorus (P) in-situ in a low pressure chemical vapor deposition method using Si 2 H 6 gas and PH 3 gas on the substrate on which the word line and bit line will be formed A first step of forming a thin film, a second step of changing the amorphous silicon thin film into a polysilicon thin film having increased grain size by heat treatment in an inert gas atmosphere from the first step, and the polysilicon thin film from the second step After the W-silicide thin film is formed on the third step of heat treatment at a temperature of 800 ~ 1000 ℃ so that the silicon component contained in the W-silicide thin film precipitates at the interface between the polysilicon thin film and the W-silicide thin film, A fourth step of sequentially patterning the W-silicide thin film and the polysilicon thin film from a third step to form a word line or a bit line It characterized in that the amorphous silicon thin film is characterized in that the deposition at a temperature of 450 ~ 550 ℃, the heat treatment of the second step is characterized in that carried out for 5 to 10 hours at a temperature of 600 ℃. .

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1a 내지 제1e도는 본 발명에 의한 반도체 소자의 배선장치 제조 단계를 나타낸 단도면이다. 제1a도는 실리콘 기판(1)상에 열산화막(2)을 예정된 두께로 성장시킨 후 450∼550℃ 정도의 저온에서 Si2H6개스와 PH3개스를 이용한 저압 화학기상증착(LPCVD) 방법으로 상기 열산화막(2)상에 실리콘 박막(3)을 형성한 상태를 도시한 것으로서, 상기 실리콘 박막(3)은 증착시 전도매체인(phosphorus)이 인-시투(in-situ)로 도핑된 즉, 이-시투 인(P) 도프 비정질 실리콘(in-situ phosphorus doped amorphous silicon)으로 형성된다.1A to 1E are single side views showing the steps of manufacturing a wiring apparatus of a semiconductor device according to the present invention. FIG. 1A is a low pressure chemical vapor deposition (LPCVD) method using a Si 2 H 6 gas and a PH 3 gas at a low temperature of about 450 to 550 ° C. after growing a thermal oxide film 2 to a predetermined thickness on a silicon substrate 1. As the silicon thin film 3 is formed on the thermal oxide film 2, the silicon thin film 3 is doped in-situ with a conductive medium (phosphorus) during deposition. It is formed of in-situ phosphorus doped amorphous silicon.

제18도는 약600℃의 저온 및 N2및 Ar과같은 불활성 기체 분위기하에 장시간, 예를들어 5∼10시간정도 열처리(annealing)하여 상기 실리콘 박막(3)을 그레인 크기가 증대된 폴리실리콘 박막(3a)으로 변화시킨 상태를 도시한 것으로, 상기 열처리시 상기와 같은 온도 및 가스 조건에 의해 실리콘 핵의 생성은 최소화되며 생성된 실리콘 핵의 성장은 증대된다. 그러므로 그레인 크기의 증대로 인해 그레인 계면의 수가 감소되고, 이에 따라 상기 폴리실리콘 박막(3a)에서 전자의 이동도가 향상되어 상기 폴리실리콘 박막(3a)의 비저항 값이 감소된다.18 is a polysilicon thin film having an increased grain size by annealing for about a long time, for example, 5 to 10 hours under a low temperature of about 600 ° C. and an inert gas atmosphere such as N 2 and Ar. 3a) shows a state in which the formation of the silicon nucleus is minimized and the growth of the generated silicon nucleus is increased by the above temperature and gas conditions during the heat treatment. Therefore, the number of grain interfaces decreases due to the increase in grain size, and thus the mobility of electrons in the polysilicon thin film 3a is improved, thereby reducing the specific resistance value of the polysilicon thin film 3a.

제1c도는 상기 열처리 공정후 상기 폴리실리콘 박막(3a)상에 잔류되는 불순물을 제거하고 상기 폴리실리콘 박막(3a)상에 W-실리사이드 박막(4)을 형성한 상태를 도시한 것이다.FIG. 1C illustrates a state in which impurities remaining on the polysilicon thin film 3a after the heat treatment process are removed and a W-silicide thin film 4 is formed on the polysilicon thin film 3a.

제1d도는 800∼1000℃의 온도에서 열처리 공정을 실시하여 상기 폴리실리콘 박막(3a)과 W-실리사이드 박막(4)의 계면에 실리콘(5)이 성장되도록 한 상태를 도시한 것으로, 상기 실리콘(5)은 상기 W-실리사이드 박막(4)의 내부에 존재하는 실리콘 성분이 상기 열처리시 상기 폴리실리콘 박막(3a)과 W-실리사이드 박막(4)의 계면으로 석출되어 성장된 것이다. 그러므로 상기 폴리실리콘 박막(3a)과 실리사이드 박막(4)의 계면에서 성장된 상기 실리콘(5)으로 인해 상기 폴리실리콘 박막(3a)과 W-실리사이드 박막(4)의 접착력이 증대된다. 또한 상기 실리콘 성분의 석출로 인해 상기 W-실리사이드 박막(4)은 전체적인 실리콘 성분의 량이 감소되기 때문에 비저항값 감소가 이루어진다.FIG. 1d illustrates a state in which silicon 5 is grown at an interface between the polysilicon thin film 3a and the W-silicide thin film 4 by performing a heat treatment at a temperature of 800 to 1000 ° C. 5) is a silicon component existing in the W-silicide thin film 4 is grown by the precipitation at the interface between the polysilicon thin film 3a and the W-silicide thin film 4 during the heat treatment. Therefore, the adhesion force between the polysilicon thin film 3a and the W-silicide thin film 4 is increased due to the silicon 5 grown at the interface between the polysilicon thin film 3a and the silicide thin film 4. In addition, the resistivity decreases because the W-silicide thin film 4 reduces the overall amount of the silicon component due to the precipitation of the silicon component.

제1e도는 상기 W-실리사이드 박막(4) 및 폴리실리콘 박막(3a)을 순차적으로 패터닝하여 폴리사이드 구조를 갖는 배선장치(6)를 형성한 상태를 도시한 것으로, 상기 배선장치(6)는 워드 라인 또는 비트 라인으로 사용된다.FIG. 1E shows a state in which the wiring device 6 having a polyside structure is formed by sequentially patterning the W-silicide thin film 4 and the polysilicon thin film 3a, wherein the wiring device 6 is a word. Used as line or bit line.

상술한 바와 같이 본 발명에 의하며 비정질 실리콘을 증착한 후 열처리하여 그레인 크기가 증대된 폴리 실리콘 박막을 형성하고 상기 폴리실리콘 박막상에 W-실리사이드 박막을 형성한다. 그리고 상기 폴리실리콘 박막 및 W-실리사이드 박막의 계면에 실리콘이 성장되도록 열처리한다. 그러므로 상기 폴리실리콘의 그레인 크기 증가에 의해 상기 폴리실리콘 박막의 비저항 값이 감소되며, 상기 폴리시리콘 박막 및 W-실리사이드 박막의 계면에 성장된 실리콘에 의해 상기 폴리실리콘 박막과 W-실리사이드 박막의 접착력이 증대된다. 따라서 전체적으로 비저항 값이 감소된 폴리사이드 구조의 배선장치를 형성하므로써 소자의 동작 속도 및 신뢰성이 향상될 수 있는 탁월한 효과가 있다.As described above, according to the present invention, amorphous silicon is deposited and then heat treated to form a polysilicon thin film having an increased grain size, and a W-silicide thin film is formed on the polysilicon thin film. Then, heat treatment is performed such that silicon is grown at an interface between the polysilicon thin film and the W-silicide thin film. Therefore, the specific resistance of the polysilicon thin film is decreased by increasing the grain size of the polysilicon, and the adhesion force of the polysilicon thin film and the W-silicide thin film is increased by the silicon grown at the interface between the polysilicon thin film and the W-silicide thin film. Is increased. Therefore, by forming a wiring apparatus having a polyside structure with reduced resistivity as a whole, there is an excellent effect that the operation speed and reliability of the device can be improved.

Claims (3)

반도체 소자의 배선장치 제조 방법에 있어서 워드 라인 및 비트 라인이 형성될 기판상에 Si2H6개스와 PH3개스를 이용한 저압화학기상증착 방법으로 인-시투로 인(P)이 도프된 비정질 실리콘 박막을 형성하는 제1단계와, 상기 제1단계로부터 불활성 기체 분위기하에서 열처리하여 상기 비정질 실리콘 박막을 그레인 크기가 증대된 폴리실리콘 박막으로 변화시키는 제2단계와, 상기 제2단계로부터 상기 폴리실리콘 박막 상에 W-실리사이드 박막을 형성한 후 상기 W-실리사이드 박막내에 함유된 실리콘 성분이 상기 폴리 실리콘 박막 및 W-실리사이드 박막의 계면으로 석출되도록 800∼1000℃의 온도에서 열처리하는 제3단계와, 상기 제3단계로부터 상기 W-실리사이드 박막 및 폴리실리콘 박막을 순차적으로 패터닝하여 워드라인 또는 비트라인을 형성하는 제4단계로 이루어지는 것을 특징으로 하는 반도체 소자의 배선장치 제조방법.Amorphous silicon doped with phosphorus (P) in-situ by low pressure chemical vapor deposition using Si 2 H 6 gas and PH 3 gas on a substrate on which word lines and bit lines are to be formed A first step of forming a thin film, a second step of changing the amorphous silicon thin film into a polysilicon thin film having increased grain size by heat treatment in an inert gas atmosphere from the first step, and the polysilicon thin film from the second step Forming a W-silicide thin film thereon and performing a heat treatment at a temperature of 800 to 1000 ° C. such that a silicon component contained in the W-silicide thin film precipitates at an interface between the polysilicon thin film and the W-silicide thin film; A fourth step of sequentially patterning the W-silicide thin film and the polysilicon thin film from a third step to form a word line or a bit line Wiring device manufacturing method of the semiconductor device which comprises step. 제1항에 있어서, 상기 비정질 실리콘 박막은 450∼550℃의 온도에서 형성되는 것을 특징으로 하는 반도체 소자의 배선장치 제조방법.The method of claim 1, wherein the amorphous silicon thin film is formed at a temperature of 450 to 550 ° C. 제1항에 있어서, 상기 제2단계의 열처리 공정은 600℃의 온도에서 5내지 10시간 동안 실시되는 것을 특징으로 하는 반도체 소자의 배선장치 제조 방법.The method of claim 1, wherein the heat treatment process of the second step is performed at a temperature of 600 ° C. for 5 to 10 hours.
KR1019930007551A 1993-05-03 1993-05-03 Manufacturing method of wiring device of semiconductor device KR960013782B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930007551A KR960013782B1 (en) 1993-05-03 1993-05-03 Manufacturing method of wiring device of semiconductor device
JP6093432A JP2847031B2 (en) 1993-05-03 1994-05-02 Semiconductor element wiring manufacturing method
US08/236,860 US5422311A (en) 1993-05-03 1994-05-02 Method for manufacturing a conductor layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930007551A KR960013782B1 (en) 1993-05-03 1993-05-03 Manufacturing method of wiring device of semiconductor device

Publications (2)

Publication Number Publication Date
KR940027132A KR940027132A (en) 1994-12-10
KR960013782B1 true KR960013782B1 (en) 1996-10-10

Family

ID=19354856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930007551A KR960013782B1 (en) 1993-05-03 1993-05-03 Manufacturing method of wiring device of semiconductor device

Country Status (1)

Country Link
KR (1) KR960013782B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204212B2 (en) * 1998-05-01 2001-09-04 日本電気株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR940027132A (en) 1994-12-10

Similar Documents

Publication Publication Date Title
CN1171289C (en) Device structure with layer for facilitating passivation of surface states
US5326722A (en) Polysilicon contact
KR19990072884A (en) Method for producing a polycrystalline silicon structure
JP2847031B2 (en) Semiconductor element wiring manufacturing method
US6204156B1 (en) Method to fabricate an intrinsic polycrystalline silicon film
US5960303A (en) Process of forming titanium silicide interconnects
KR960013782B1 (en) Manufacturing method of wiring device of semiconductor device
US5071790A (en) Semiconductor device and its manufacturing method
KR100211536B1 (en) Forming method for metal wiring of semiconductor device
US6440829B1 (en) N-profile engineering at the poly/gate oxide and gate oxide/SI interfaces through NH3 annealing of a layered poly/amorphous-silicon structure
KR100203130B1 (en) A method of semiconductor device
KR100472855B1 (en) Polycrystalline silicon thin film manufacturing method of semiconductor device
US6323098B1 (en) Manufacturing method of a semiconductor device
JPH1084110A (en) Manufacture of silicon thin film conduction element
JPH03132078A (en) Semiconductor device and its manufacture
JP2993665B2 (en) Wiring formation method
KR100260520B1 (en) Method of forming a contact of semiconductor device
KR19980016818A (en) Semiconductor device manufacturing method
JPH0810765B2 (en) Method for manufacturing semiconductor device
KR0178999B1 (en) Method of fabricating bit line of semiconductor device
KR20010066393A (en) Method for Manufacturing of Thin Film Trunsistor
KR950000659B1 (en) Silicidation method
JPH11176959A (en) Manufacture of semiconductor device
KR100217913B1 (en) Forming method for polysilicon layer of semiconductor device
JP3231757B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee