KR960012922B1 - Frequency shift keying modulator - Google Patents

Frequency shift keying modulator Download PDF

Info

Publication number
KR960012922B1
KR960012922B1 KR1019940023032A KR19940023032A KR960012922B1 KR 960012922 B1 KR960012922 B1 KR 960012922B1 KR 1019940023032 A KR1019940023032 A KR 1019940023032A KR 19940023032 A KR19940023032 A KR 19940023032A KR 960012922 B1 KR960012922 B1 KR 960012922B1
Authority
KR
South Korea
Prior art keywords
frequency
output
pass filter
low pass
controlled oscillator
Prior art date
Application number
KR1019940023032A
Other languages
Korean (ko)
Other versions
KR960012731A (en
Inventor
이상문
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940023032A priority Critical patent/KR960012922B1/en
Publication of KR960012731A publication Critical patent/KR960012731A/en
Application granted granted Critical
Publication of KR960012922B1 publication Critical patent/KR960012922B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H04L27/122—Modulator circuits; Transmitter circuits using digital generation of carrier signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

The modulator consists of a direct digital synthesizer unit(10) and a frequency composition unit(20). The synthesizer unit comprises a numerical control oscillator(4) for controlling numerically frequency control data and generating it, a digital/analogy converter(5) for transferring output data from digital value to analogy data, and a low pass filter(6) for filtering output data. The composition unit(20) comprises a phase a phase detecter(1) for generating a voltage by using phase difference, a low pass filter(2) for removing high frequency component, and a voltage control oscillator(3) for transferring oscillating frequency.

Description

주파수 편이 키잉 변조기Frequency Shift Keying Modulator

제1도는 위상 동기 루프의 블럭도.1 is a block diagram of a phase locked loop.

제2도(A)는 다이렉트 디지탈 신디사이저(DDS)의 구성도, (B)는 (A)의 구성중에서 수치제어발진기의 상세구성도, (C)는 다이렉트 디지탈 신디사이저(DDS)의 동작원리도, (D)는 다이렉트 디지탈 신디사이저(DDS)의 파형도.2 is a schematic diagram of a direct digital synthesizer (DDS), (B) is a detailed configuration diagram of a numerically controlled oscillator in (A), (C) is an operation principle of a direct digital synthesizer (DDS), (D) is a waveform diagram of a direct digital synthesizer (DDS).

제3도는 본 발명 주파수 편이 변조기의 구성도이다.3 is a block diagram of a frequency shift modulator of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 위상검출기2,6 : 저역통과필터1: Phase detector 2,6: Low pass filter

3 : 전압제어발진기4 : 수치제어발진기3: voltage controlled oscillator 4: numerically controlled oscillator

5 : 디지탈-아날로그 변환기10 : 디지탈 다이렉트 신디사이저부5: Digital-to-Analog Converter 10: Digital Direct Synthesizer

20 : 주파수 합성부20: frequency synthesizer

본 발명은 다이렉트 디지탈 신디사이저(Direct Digital Synthesizer:DDS)가 갖는 높은 주파수 분해도 및 주파수 제어의 편리함을 이용하여 기준 변조기를 구성하므로써 저속 데이타의 변조가 손쉽게 일어날 수 있도록 한 주파수 편이 키잉(Frequency Shift Keying:이하 FSK라 칭한다) 변조기에 관한 것이다.According to the present invention, frequency shift keying (Frequency Shift Keying) is used to facilitate the modulation of low-speed data by configuring a reference modulator using the high frequency resolution and convenience of frequency control of a direct digital synthesizer (DDS). (Referred to as FSK).

위상 동기 루프(Phase Locked Loop:이하 PLL이라 칭한다)로 구성된 주파수변조(FM) 변조기에 FSK 디지탈 변조를 시키면 저속 데이타 변조가 잘 일어나지 않는다. 이를 개선하기 위하여 PLL의 기준 클럭을 FSK 변조기(저주파)로 구성하면 저속 데이타의 FSK 변조가 가능하며, 이와 같은 기준 변조기의 구성 방법에 따라 변조 특성이 결정된다.When FSK digital modulation is performed on a frequency modulated (FM) modulator composed of a phase locked loop (hereinafter referred to as a PLL), low-speed data modulation does not occur well. In order to improve this, if the reference clock of the PLL is configured with an FSK modulator (low frequency), FSK modulation of low-speed data is possible, and modulation characteristics are determined according to the configuration method of the reference modulator.

제1도의 위상 동기 루프(PLL)의 기본 블럭도로, 두 입력 신호의 위상차에 대응할 수 있는 전압을 발생시키는 위상검출기(Phase Detector)(1)와, 상기 위상검출기(1)에서 발생하는 고주파 성분을 제거하고 PLL의 동기 특성이나 응답 특성을 결정하는 저역통과필터(Low Pass Filter:LPF)(2)와, 그리고 상기 저역통과필터(2)의 출력을 입력하여 제어 전압에 의하여 발진 주파수를 변화시키고 그 출력을 위상검출기(1)로 부가하는 전압제어발진기(Voltage Controlled Oscillator:VCO)(3)의 3부분으로 구성되어 있다. 참고로 제1도에서, Vi(t)와 θi(t)는 입력 신호 전압과 그 위상을, Vo(t)와 θo(t)는 전압제어발진기(3)의 출력 전압과 그 위상을, Ve(t)는 전압제어발진기의 제어 전압을 나타내며, F(s)는 저역통과필터(2)의 전달 함수를 나타내는 것이다.The phase block diagram of the phase locked loop PLL of FIG. 1 shows a phase detector 1 for generating a voltage corresponding to a phase difference between two input signals, and a high frequency component generated by the phase detector 1. A low pass filter (LPF) 2 for removing the PLL and determining the synchronous or response characteristics of the PLL, and an output of the low pass filter 2 are inputted to change the oscillation frequency by a control voltage. It consists of three parts of a voltage controlled oscillator (VCO) 3 which adds an output to the phase detector 1. For reference, in FIG. 1, Vi (t) and θi (t) denote the input signal voltage and its phase, and Vo (t) and θo (t) denote the output voltage and phase of the voltage controlled oscillator 3, Ve. (t) represents the control voltage of the voltage controlled oscillator, and F (s) represents the transfer function of the low pass filter (2).

즉, 입력신호전압 Vi(t)가 위상검출기(1)에 가해지면 위상검출기(1)에서는 전압제어발진기(3)의 출력전압 Vo(t)와 입력신호전압 Vi(t)의 위상차에 대응하는 제어전압 Ve(t)를 발생한다. 상기 제어전압 Ve(t)는 저역통과필터(2)에 의하여 고주파 성분이 제거되고, 저주파 성분만이 전압제어발진기(3)의 제어전압 Ve(t)가 된다. 따라서, 제어전압 Ve(t)는 입력신호전압 Vi(t)와 전압제어발진기(3)의 출력전압 Vo(t)와의 주파수 차가 작아지도록 제어하게 된다.That is, when the input signal voltage Vi (t) is applied to the phase detector 1, the phase detector 1 corresponds to the phase difference between the output voltage Vo (t) of the voltage controlled oscillator 3 and the input signal voltage Vi (t). The control voltage Ve (t) is generated. The high frequency component is removed by the low pass filter 2, and only the low frequency component becomes the control voltage Ve (t) of the voltage controlled oscillator 3. Therefore, the control voltage Ve (t) is controlled so that the frequency difference between the input signal voltage Vi (t) and the output voltage Vo (t) of the voltage controlled oscillator 3 becomes small.

이와 같은 PLL은 입력신호가 없을 경우 위상검출기의 출력전압은 O이고 루프는 오픈 상태가 된다. 이때 어느 시각에 입력신호가 가해지면 처음에는 동기 상태에 있지 않기 때문에 입력 신호의 주파수와 위상은 전압제어발진기의 그것들과 일치하지 않게 되므로, 동기는 먼저 주파수 도입(pull-in) 과정에서 주파수가 접근하고 이어서 위상동기(Lock-in) 과정에서 동기가 완료하게 된다.In the case of such a PLL, when there is no input signal, the output voltage of the phase detector is 0 and the loop is open. At this time, when the input signal is applied, the frequency and phase of the input signal do not coincide with those of the voltage controlled oscillator because the input signal is not initially in sync. Therefore, the frequency is first approached during the pull-in process. Then, synchronization is completed in the lock-in process.

제2도(A)는 다이렉트 디지탈 신디사이저(Direct Digital Synthesizer:이하 DDS라 칭한다)의 구성도로, 수치 제어 발진기(Numerical Control Oscillator:NCO)(4)와, 디지탈-아날로그 변환기(5)와, 그리고 저역통과필터(6)로 구성된다.FIG. 2A is a schematic diagram of a Direct Digital Synthesizer (hereinafter referred to as DDS), which includes a Numerical Control Oscillator (NCO) 4, a Digital-to-Analog Converter 5, and a low band. It consists of the pass filter 6.

또한 상기 수치 제어 발진기(4)는 제2도(B)에 도시한 바와 같이 주파수 제어 레지스터(4-1), 위상 계산기(4-2), 및 탐색 테이블(4-3)로 세부 구성된다.The numerically controlled oscillator 4 is further composed of a frequency control register 4-1, a phase calculator 4-2, and a lookup table 4-3, as shown in FIG.

제2도(A) 및 (B)와 같이 구성된 DDS의 동작 원리를 제2도(C) 및 (D)를 참조하여 설명하면 다음과 같다.The operation principle of the DDS configured as shown in FIGS. 2A and 2B will be described with reference to FIGS. 2C and 3D as follows.

제2도(C)는 DDS의 동작 원리도로, DDS는 디지탈 제어 데이타로 여러 원하는 주파수의 파형을 만들어내는 주파수 합성기의 한종류이며, 그 원리는 45도의 위상 데이타를 클럭 주기마다 계속 더해가면 제2도(C)의 (C1)과 같이 1번에서 8번까지 반복하게 되고, 그 크기를 시간(t)축에 매핑(mapping)시키면 (C2)와 같이 되고, 이 파형은 싸인파(sinewave)와 같이 된다. 따라서 이 파형을 저역통과필터를 통해 기본 주파수만 거르게 되면 원하는 주파수의 파형이 만들어지게 된다. 이러한 파형의 생성과정을 도식화하면 제2도(D)와 같으며, 여기서 (D1)은 수치제어발진기(4)의 출력인 디지탈 바이너리 값이고, (D2)는 상기 (D1)의 값이 디지탈-아날로그 변환기(5)를 거쳐 만들어진 아날로그 파형이며, 이 아날로그 파형(D2)가 저역통과필터(6)를 거치면 (D3)와 같은 필터링된 아날로그 파형이 생성된다.FIG. 2 (C) is a principle of operation of DDS. DDS is a type of frequency synthesizer that generates waveforms of various desired frequencies with digital control data. The principle is that if 45 degrees of phase data is continuously added every clock cycle, Repeated from 1 to 8 times as shown in (C1) of FIG. (C), and mapping the magnitude to the time (t) axis becomes (C2), and the waveform is divided into sinewave and Become together. Therefore, if the waveform is filtered through the low pass filter, only the fundamental frequency is produced. The generation of such a waveform is illustrated in FIG. 2 (D), where (D1) is a digital binary value that is an output of the numerically controlled oscillator (4), and (D2) is a digital-value of (D1). It is an analog waveform made through the analog converter 5, and when this analog waveform D2 passes through the low pass filter 6, a filtered analog waveform like D3 is generated.

이와 같은 DDS 시스템을 설계할 때는 각별하게 유의해야할 점들이 있는바, 그중 하나는 디지탈-아날로그 변환기의 출력에 존재하는 에이리어스(alias)와 조파성분의 제거이여, 이를 위해 저역통과필터의 설계시 통과대역과 정지대역 사이에 감쇄 정도를 감안하여 설계하여야 한다. 이들 에이리어스와 조파는 클럭 주파수와 DDS 출력 주파수의 함수 관계에 따라 발생하게 된다.There are special considerations when designing such a DDS system, one of which is the elimination of the aliases and harmonic components present at the output of the digital-to-analog converter. The design shall take into account the degree of attenuation between the passband and stopband. These aliases and harmonics occur as a function of the clock frequency and the DDS output frequency.

이상에서 제1도 및 제2도를 참조하여 설명한 PLL과 DDS를 혼합하여 구성하면 구성 방식에 따라 여러가지 기능을 갖도록 할 수 있으며, 그중의 한예가 본 발명인 FSK 변조기이다.When the PLL and the DDS described above are mixed and configured with reference to FIGS. 1 and 2, the present invention can have various functions depending on the configuration. One example is the FSK modulator according to the present invention.

본 발명은 제1도 및 제2도를 참조하여 설명한 PLL과 DDS를 혼합하여 구성한 FSK 변조기에 관한 것으로, 이하에서는 도면을 참조하여 본 발명 FSK 변조기의 구성 및 동작을 상세히 설명하기로 한다.The present invention relates to an FSK modulator configured by mixing the PLL and DDS described with reference to FIGS. 1 and 2, and hereinafter, the configuration and operation of the FSK modulator of the present invention will be described in detail with reference to the accompanying drawings.

제3도는 DDS-PLL을 이용한 본 발명 FSK 변조기의 구성도로, 주파수 제어 데이타를 입력받아 이 데이타를 수치제어하여 발진하는 수치제어발진기(4), 상기 수치제어발진기(4)의 디지탈 값의 출력을 입력하여 아날로그 값으로 변환하는 디지탈-아날로그 변환기(5), 및 상기 디지탈-아날로그 변환기(5)의 출력값을 필터링하는 저역통과필터(6)를 포함하여 구성되어 주파수 합성부(20)에서 설정해 놓은 채널에 원하는 주파수 편이가 일어나도록 작은 변조 지수의 변조를 미리 일으켜 주는 다이렉트 디지탈 신디사이저부(10)와; 그리고 상기 다이렉트 디지탈 신디사이저부(10)의 저역통과필터(6)의 출력에서 분주기(R)를 거친 신호 주파수 및 전압제어 발진기(3)에서 피이드백된 신호에서 분주기(P) 및 분주기(N)를 거친 신호 주파수를 입력하여 두 신호 주파수의 위상차에 대응하는 전압을 발생시키는 위상검출기(1)와, 상기 위상검출기(1)에서 발생하는 고주파 성분을 제거하는 저역통과필터(2), 및 상기 저역통과필터(2)의 출력을 입력하여 제어 전압에 의하여 발진주파수를 변화시키고 그 출력을 분주기(P)와 분주기(N)를 거쳐 위상검출기(1)로 부가하는 전압제어발진기(3)를 포함하여 구성되어 무선주파수(RF) 채널을 설정하여 주는 주파수 합성부(20)로 구성한다.3 is a configuration diagram of an FSK modulator according to the present invention using a DDS-PLL. The digitally controlled oscillator 4 and the digitally controlled oscillator 4 output the digital values of the numerically controlled oscillator 4 by receiving frequency control data. Digital-to-analog converter 5 for inputting and converting to an analog value, and a low pass filter 6 for filtering the output value of the digital-to-analog converter 5, the channel set by the frequency synthesizer 20 A direct digital synthesizer (10) for causing a modulation of a small modulation index in advance so that a desired frequency shift occurs in the circuit; In addition, the frequency divider P and the frequency divider P at the signal frequency passed through the divider R at the output of the low pass filter 6 of the direct digital synthesizer 10 and the signal fed back from the voltage controlled oscillator 3 A phase detector 1 for inputting a signal frequency passed through N) to generate a voltage corresponding to a phase difference between the two signal frequencies, a low pass filter 2 for removing high frequency components generated from the phase detector 1, and A voltage controlled oscillator 3 inputting the output of the low pass filter 2 to change the oscillation frequency according to the control voltage and adding the output to the phase detector 1 via the divider P and the divider N. Is configured to include a frequency synthesizer 20 to set a radio frequency (RF) channel.

본 발명은 수치제어발진기(4)에 주파수 제어 데이타를 두가지로 구분하여 넣어주면 DDS부(10)의 출력 즉, 저역통과필터(6)의 출력에서 서로 다른 주파수의 사인파를 얻을 수 있다. 이러한 성질을 이용하여 DDS부(10)의 출력 주파수가 주파수 fr을 중심으로 상,하로 주파수 fD(R/NP) 만큼 편이를 갖도록 제어할 수 있다. 이를 수식으로 나타내면 하기의 식(1)과 같다.According to the present invention, when the frequency control data are divided into two types in the numerically controlled oscillator 4, sine waves having different frequencies can be obtained at the output of the DDS unit 10, that is, at the output of the low pass filter 6. By using this property, the output frequency of the DDS unit 10 may be controlled to have a shift up and down by the frequency f D (R / NP) around the frequency f r . This is represented by the following formula (1).

fDDS=fr±fD·(R/NP)(1)f DDS = f r ± f D (R / NP) (1)

이 DDS부(10)의 출력 주파수 fDDS를 주파수 합성부(20)에 기준 주파수로 공급해 주면, PLL의 특성에 의해 전압제어발진기(3)에서 피이드백(feed back)된 신호주파수와 DDS부(10)의 출력에서 분주기(R)를 거친 신호의 주파수가 위상검출기(1) 앞단에서 같아지게 된다.When the output frequency f DDS of the DDS unit 10 is supplied to the frequency synthesizer 20 as a reference frequency, the signal frequency fed back from the voltage controlled oscillator 3 and the DDS unit ( At the output of 10), the frequency of the signal passing through the divider R becomes equal at the front of the phase detector 1.

즉,In other words,

fDDS/R=fVCO/N·P(2)f DDS / R = f VCO / NP (2)

위의 식(2)를 다시 정리하면,If we rearrange Equation (2) above,

fVCD=fDDS·(NP/R)(3)f VCD = f DDS (NP / R) (3)

식(3)에 식(1)을 대입하면,Substituting equation (1) into equation (3),

fVCD=(fr±fD·(R/NP))(NP/R)=(NP/R)·fr±fD(4)f VCD = (f r ± f D・ (R / NP)) (NP / R) = (NP / R) f r ± f D (4)

즉 fVCO는 (NP/R)·fr을 중심으로 상하로 fD만큼의 편이를 갖는다고 볼 수 있으며 이러한 관점에서 식(4)를 재정리하면,In other words, f VCO can be viewed as having a vertical shift of f D up and down about (NP / R) · f r .

(NP/R)·fr=fC=fVCO=fC±fD(5)(NP / R) f r = f C = f VCO = f C ± f D (5)

가 되고, 여기에서 fC는 전압제어발진기(3)의 중앙주파수이다.Where f C is the center frequency of the voltage controlled oscillator 3.

결국, 제3도의 본 발명은 주파수 합성부(20)에서 설정해 놓은 채널 fC에 DDS부(10)에 의해 생긴 편이 fD를 갖는 FSK 변조기이다.As a result, the present invention in FIG. 3 is an FSK modulator having a shift f D generated by the DDS unit 10 in the channel f C set by the frequency combining unit 20.

이상과 같은 본 발명은 PLL로 구성된 주파수변조의 변조기에 FSK 디지탈 변조를 시키면 저속 데이타 변조가 잘 일어나지 않는 것을 개선한 것으로, DDS가 갖는 장점인 높은 주파수 분해도, 주파수 제어의 용이함등을 이용하여 기준 변조기를 구성함으로써 저속 데이타의 변조가 손쉽게 일어날 수 있도록 하였다.As described above, the present invention improves that low-speed data modulation does not occur when FSK digital modulation is performed on a PLL modulator. The reference modulator uses high frequency resolution, ease of frequency control, and the like, which are advantages of DDS. By constructing the low speed data modulation can be easily performed.

Claims (1)

주파수 제어 데이타를 입력받아 이 데이타를 수치제어하여 발진하는 수치제어발진기(4), 상기 수치제어발진기(4)의 디지탈 값의 출력을 입력하여 아날로그 값으로 변환하는 디지탈-아날로그 변환기(5), 및 상기 디지탈-아날로그 변환기(5)의 출력 값을 필터링하는 저역통과필터(6)를 포함하여 구성되어 주파수 합성부(20)에서 설정해 놓은 채널에 원하는 주파수 편이가 일어나도록 작은 변조 지수의 변조를 미리 일으켜 주는 다이렉트 디지탈 신디사이저부(10)와; 그리고 상기 다이렉트 디지탈 신디사이저부(10)의 저역통과필터(6)의 출력에서 분주기(R)를 거친 신호 주파수 및 전압제어발진기(3)에서 피이드백된 신호에서 분주기(P) 및 분주기(N)을 거친 신호 주파수를 입력하여 두 신호 주파수의 위상차에 대응하는 전압을 발생시키는 위상검출기(1)와, 상기 위상검출기(1)에서 발생하는 고주파 성분을 제거하는 저역통과필터(2), 및 상기 저역통과필터(2)의 출력을 입력하여 제어 전압에 의하여 발진 주파수를 변화시키고 그 출력을 분주기(P)와 분주기(N)를 거쳐 위상검출기(1)로 부가하는 전압제어발진기(3)를 포함하여 구성되어 무선주파수(RF) 채널을 설정하여 주는 주파수 합성부(20)로 구성하는 것을 특징으로 하는 주파수 편이 키잉 변조기.A numerically controlled oscillator (4) for receiving frequency control data and numerically controlling this data for oscillation, a digital-to-analog converter (5) for inputting the output of the digital value of the numerically controlled oscillator (4) and converting it into an analog value; A low pass filter (6) for filtering the output value of the digital-to-analog converter (5) to generate a modulation of a small modulation index in advance so that a desired frequency shift occurs in a channel set by the frequency synthesizer (20). A direct digital synthesizer unit 10; In addition, the frequency divider P and the frequency divider P in the signal frequency passed through the divider R at the output of the low pass filter 6 of the direct digital synthesizer 10 and the signal fed back from the voltage controlled oscillator 3 ( A phase detector 1 for inputting a signal frequency passed through N) to generate a voltage corresponding to a phase difference between the two signal frequencies, a low pass filter 2 for removing high frequency components generated from the phase detector 1, and A voltage controlled oscillator 3 which inputs the output of the low pass filter 2 to change the oscillation frequency by a control voltage and adds the output to the phase detector 1 via a divider P and a divider N. Frequency shift keying modulator comprising a frequency synthesizer 20 configured to set a radio frequency (RF) channel.
KR1019940023032A 1994-09-13 1994-09-13 Frequency shift keying modulator KR960012922B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940023032A KR960012922B1 (en) 1994-09-13 1994-09-13 Frequency shift keying modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023032A KR960012922B1 (en) 1994-09-13 1994-09-13 Frequency shift keying modulator

Publications (2)

Publication Number Publication Date
KR960012731A KR960012731A (en) 1996-04-20
KR960012922B1 true KR960012922B1 (en) 1996-09-25

Family

ID=19392604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023032A KR960012922B1 (en) 1994-09-13 1994-09-13 Frequency shift keying modulator

Country Status (1)

Country Link
KR (1) KR960012922B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426863B1 (en) * 2014-03-19 2014-08-06 국방과학연구소 A method for recognizing radar intra-pulse modulation type using features

Also Published As

Publication number Publication date
KR960012731A (en) 1996-04-20

Similar Documents

Publication Publication Date Title
US5132633A (en) PLL using a multi-phase frequency correction circuit in place of a VCO
US5329253A (en) Frequency synthesis using frequency controlled carrier modulated with PLL feedback signal
JP2526847B2 (en) Digital wireless telephone
US5187722A (en) Frequency synthesis using fractional frequency multiplication
WO1991018444A1 (en) Phase locked loop with d.c. modulation
Noel et al. Frequency synthesis: A comparison of techniques
JPH09186727A (en) Fsk modulation circuit
KR960012922B1 (en) Frequency shift keying modulator
US4539533A (en) Digital MSK modulator
CZ285960B6 (en) Process and apparatus for generating output signal having predetermined frequency drift with respect to a reference signal frequency
JPH07264063A (en) Frequency synthesizer
KR970055570A (en) Hybrid Frequency Synthesizer
JPS61265923A (en) Electronic circuit apparatus for promoting channelization offrequency synthesizer
JP3712141B2 (en) Phase-locked loop device
JP2757801B2 (en) Direct digital synthesizer phase-locked oscillation circuit
KR19980080410A (en) Digital Clock Synthesizer
JPH08330848A (en) Numerical value control oscillation circuit
JPH1155036A (en) Frequency generating circuit
JPS63260247A (en) Modulator
JP2007215039A (en) Frequency synthesizer, communication device, and frequency synthesizing method
JP2577933B2 (en) Phase locked loop
JPH0969859A (en) Psk modulation circuit
JPS63121347A (en) Four-phase quadrature modulator
JPS58145240A (en) Oscillating circuit
JPS6282722A (en) Frequency division circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee