KR960011722A - 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어 장치 - Google Patents

다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어 장치 Download PDF

Info

Publication number
KR960011722A
KR960011722A KR1019940023878A KR19940023878A KR960011722A KR 960011722 A KR960011722 A KR 960011722A KR 1019940023878 A KR1019940023878 A KR 1019940023878A KR 19940023878 A KR19940023878 A KR 19940023878A KR 960011722 A KR960011722 A KR 960011722A
Authority
KR
South Korea
Prior art keywords
cache
data
bus
data transfer
inter
Prior art date
Application number
KR1019940023878A
Other languages
English (en)
Other versions
KR960012355B1 (ko
Inventor
김성운
원철호
모상만
윤석한
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019940023878A priority Critical patent/KR960012355B1/ko
Publication of KR960011722A publication Critical patent/KR960011722A/ko
Application granted granted Critical
Publication of KR960012355B1 publication Critical patent/KR960012355B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/403—Error protection encoding, e.g. using parity or ECC codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 공유 캐쉬 메모리를 사용하는 다중프로세서 시스템에서 발생하는 이러한 문제들을 개선하기 위한 것으로, 캐쉬간 직접 데이타전송(cache-to-cache data transfer)을 DRAM은 한번도 읽거나 쓰기를 행하지 않고, 단지 한번의 버스 사용으로 이루어지도록 한다.
캐쉬에서 캐쉬로 데이타를 직접 전송하는 방법을 사용하면, 메모리 데이타 복사본을 여러개의 프로세서 전용의 캐쉬에 분산하여 두었을 경우 발생하는 데이타 불일치 문제를 좀 더 간략화시켜 쉽게 해결할 수가 있고, 캐쉬 데이타의 메모리 되쓰기로 인한 공통버스의 빈번한 사용에 따라서 발생되는 버스 병목 현상을 감소시키고, 또한, 캐쉬에서 메모리로, 또 메모리에서 캐쉬로 데이타를 이중 전송하는 동안 발생할 수 있는 데이타의 에러를 줄여 준다.

Description

다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 상세 구성도.

Claims (1)

  1. 적어도 두개 이상의 프로세서들이 펜디드 프로토콜 버스상에 연결되어 있는 다중프로세서 시스템에 있어서, 상기 프로세서들 각각에 연결되어 캐쉬간 직접 데이터 전송을 수행하는 캐쉬간 전송 모듈(C2CM)들을 포함하고, 상기 캐쉬간 전송 모듈들 각각은 캐쉬간 직접 데이타 전송에 필요한 소정의 제어 신호들을 생성하여 캐쉬간 전송을 제어하는 캐쉬간 제어기(10)와, 데이타 전송형태를 만들거나 검사하는 전송 형태 제어기(30)와, 상기 펜디드 프로토콜 버스에서 구동되는 신호를 저장하거나 구동하는 버스 수신 및 구동기(50)와, 프로세서와 캐쉬 메모리에서 구동되는 어드레스와 데이타나 상기 버스 수신 및 구동기(50)를 통한 상기 펜디드 프로토콜 버스상에서 구동된 데이타를 저장하거나 데이타와 어드레스의 패리티를 검사하는 버퍼 및 패리티 체커(20)와, 상기 펜디드 프로토콜 버스에서 구동되는 DI와 SI를 비교하여 그 결과를 캐쉬간 제어기(10)로 보내는 ID 비교기(40)를 포함하는 것을 특징으로 하는 펜디드 프로토콜 버스상에서의 캐쉬간 직접 데이타 전송 지원 제어 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940023878A 1994-09-22 1994-09-22 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어장치 KR960012355B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940023878A KR960012355B1 (ko) 1994-09-22 1994-09-22 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023878A KR960012355B1 (ko) 1994-09-22 1994-09-22 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어장치

Publications (2)

Publication Number Publication Date
KR960011722A true KR960011722A (ko) 1996-04-20
KR960012355B1 KR960012355B1 (ko) 1996-09-18

Family

ID=19393243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023878A KR960012355B1 (ko) 1994-09-22 1994-09-22 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어장치

Country Status (1)

Country Link
KR (1) KR960012355B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348808B1 (ko) * 1996-04-24 2003-01-29 엘지전자주식회사 메모리간의 데이타 전송장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348808B1 (ko) * 1996-04-24 2003-01-29 엘지전자주식회사 메모리간의 데이타 전송장치

Also Published As

Publication number Publication date
KR960012355B1 (ko) 1996-09-18

Similar Documents

Publication Publication Date Title
US6651115B2 (en) DMA controller and coherency-tracking unit for efficient data transfers between coherent and non-coherent memory spaces
EP0777184B1 (en) Cache coherency method and system
US4920539A (en) Memory error correction system
TW343303B (en) Cache flushing device and computer system applied with the same
WO1994008297A1 (en) Method and apparatus for concurrency of bus operations
KR930016891A (ko) 캐쉬 제어기
KR950033893A (ko) 데이타 처리 시스템
ES2196893T3 (es) Sistema de tratamiento de datos con acceso no uniforme a memoria (numa) que envia especulativamente una peticion de lectura a un nodo de tratamiento remoto.
KR970700337A (ko) 데이터 메모리 및 프로세서 버스(data memory and processor bus)
CA2058734A1 (en) Storage device array architecture with copyback cache
US5918069A (en) System for simultaneously writing back cached data via first bus and transferring cached data to second bus when read request is cached and dirty
WO1998025208A1 (en) Computer system including multiple snooped, multiple mastered system buses and method for interconnecting said buses
DE3782500D1 (de) Gemeinsam genutzte speicherschnittstelle fuer datenverarbeitungsanlage.
EP0344886B1 (en) Data transfer processing system
KR960015368A (ko) 데이타 프로세싱 시스템
US5557622A (en) Method and apparatus for parity generation
US5923857A (en) Method and apparatus for ordering writeback data transfers on a bus
KR960011722A (ko) 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어 장치
KR910005160A (ko) 라이트액세스시에 무효화신호를 발생하여 3가지 상태를 갖는 멀티프로세서 캐시시스템
KR970002668A (ko) 시스템 버스용 소프터웨어 드라이버
ATE208926T1 (de) Adaptive speichersteureinrichtung für ein symmetrisches mehrprozessorsystem
US5483645A (en) Cache access system for multiple requestors providing independent access to the cache arrays
US6807587B1 (en) Methods and apparatuses for guaranteed coherency of buffered direct-memory-access data
KR0144093B1 (ko) 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법
US5790892A (en) Information handling system for modifying coherency response set to allow intervention of a read command so that the intervention is not allowed by the system memory

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070831

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee