KR960010195B1 - 화상 부호화/복호화 장치 - Google Patents

화상 부호화/복호화 장치 Download PDF

Info

Publication number
KR960010195B1
KR960010195B1 KR1019930007160A KR930007160A KR960010195B1 KR 960010195 B1 KR960010195 B1 KR 960010195B1 KR 1019930007160 A KR1019930007160 A KR 1019930007160A KR 930007160 A KR930007160 A KR 930007160A KR 960010195 B1 KR960010195 B1 KR 960010195B1
Authority
KR
South Korea
Prior art keywords
signal
outputting
decoded
receiving
decoding
Prior art date
Application number
KR1019930007160A
Other languages
English (en)
Other versions
KR930022889A (ko
Inventor
미쯔요시 스즈끼
Original Assignee
기따오까 다까시
미쯔비시덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쯔비시덴끼 가부시끼가이샤 filed Critical 기따오까 다까시
Publication of KR930022889A publication Critical patent/KR930022889A/ko
Application granted granted Critical
Publication of KR960010195B1 publication Critical patent/KR960010195B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Image Processing (AREA)

Abstract

내용없음

Description

화상 부호화/복호화 장치
제1도는 종래의 화상 CODEC의 블럭도.
제2도는 본 발명에 의한 화상 CODEC의 블럭도.
제3도는 본 발명에 의한 화상 부호화/복호화 처리의 동작 타이밍을 도시한 도면.
제4도는 본 발명에 의한 화상 CODEC LSI를 도시한 블럭도.
제5도는 종래의 구성과 본 발명에 의한 구성과의 게이트규모의 비교를 도시한 표.
제6도는 본 발명에 의한 구성을 사용한 다화면 동시 부호화/복호화 장치를 도시한 블럭도.
제7도는 본 발명에 의한 구성을 사용한 화상 부호화/복호화 처리의 동작 타이밍을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
2 : 부호화 프레임메모리4 : 움직임검출/동작모드 판정부
6 : 필터8 : 프레임간 감산부
10 : DCT11 : 지그재그주사 변환부
12 : 양자화부16 : 부호화 제어부
17 : 송신버퍼20 : VLC·MUX
23 : 역양자화부24 : 지그재그주사 역변환부
25 : IDCT30 : 필터
32 : 프레임간 가산부35 : 수신버퍼
37 : VLD·DMUX41 : 역양자화부
42 : 지그재그주사 역변환부43 : DCT
47 : 복호화 프레임메모리49 : 필터
본 발명은 화상 부호화/복호화 장치(이하, 부호화 장치는 인코더라 하고, 복호화 장치는 디코더라 하며, 부호화/복호화 장치는 CODEC라 한다)에 관한 것이다.
제1도는 CCITT(International Telegraph and Telephone Consul-tative Committee) STUDY GROUP XV-REPORT R3에 개시되는 H.261화상 부호화/복호화 시스템의 권고에 준하는 알고리듬에 따라서 구성한 종래의 DODEC의 블럭도이다. 제1도에 있어서 (1)은 입력화상 데이타, (2)는 부호화 프레임메모리, (3)은 직전 프레임의 국부 복호화 화상데이타, (4)는 움직임검출/동작모드 판정부, (5)는 부호화 움직임벡터와 부호화 판정결과, (6)은 필터, (7)은 부호화용 필터 출력 데이타, (8)은 프레임간 감산부, (9)는 부호화블럭 화상데이타, (10)은 DCT(이산 코사인 변환), (11)은 지그재그주사 변환부, (12)는 양자화부, (13)는 부호화 계수, (14)는 부호화 지그재그주사 계수, (15)는 부호화 양자화지수, (16)은 부호화 제어부, (17)은 송신버퍼, (18)은 송신버퍼 파라미터, (19)는 부호화 스텝사이즈, (20)은 VLC(가변길이 부호화기) 및 MUX(다중화기), (21)은 부호화 압축데이타, (22)는 송신데이타, (23)은 역양자화부, (24)는 지그재그주사 역변환부, (25)는 IDCT(역이산 코사인 변환), (26)은 국부 보호화 지그재그주사 계수, (27)은 국부 복호화계수, (28)은 국부 복호화 블럭 화상데이타, (29)는 빅전 프레임의 국부 복호화 화상데이타, (30)는 필터, (31)은 국부 복호화용 필터 출력데이타, (32)는 프레임간 가산부, (33)은 국부 복호화 화상데이타, (34)는 수신데이타, (35)는 수신버퍼, (36)은 복호화될 압축데이타, (37)은 VLD(가변길이 복호화기) 및 DMUX(분리화기), (38)은 복호화 움직임백터와 복호화 판정결과, (39)는 복호화 스텝사이즈, (40)은 복호화 양자화지수, (41)은 역양자화부, (42)는 지그재그주사 역변환부, (43)는 IDCT, (44)는 복호화 지그재그주사 계수, (45)는 복호화 계수 데이타, (46)은 복호하블럭 화상데이타, (47)은 복호화 프레임메모리, (48)은 직전 프레임의 복호화 화상데이타, (49)는 필터, (50)은 복호화용 필터 출력데이타, (51)은 프레임간 가산부, (52)는 복호화 화상데이타이다.
이하, 종래의 CODEC의 동작에 대해서 설명한다.
제1도에 있어서 1프레임의 화상데이타(예를 들면, 횡 352화소×종 288화소)를 부호화/복호화 처리블럭(예를 들면 횡 16화소×종 16화소)로 분할해서 블럭단위로 처리한다. 인코더에서는 부호화처리 및 국부 복호화처리(부호화처리의 일부이지만, 동작의 설명에서는 구별해서 사용한다)를 블럭단위로 실행하고, 디코더에서는 복호화처리를 블럭단위로 실행한다. 인코더와 디코더는 서로 독립적으로 동작한다.
인코더의 부호화처리
블럭단위의 데이타인 입력화상 데이타(1)과 부호화 프레임메모리(2)에서 리드된 직전 프레임의 국부 복호화 화상데이타(3)의 움직임검출/동작모드 판정부(4)로 공급되고, 여기에서 양 화상데이타(1)과 (3)을 비교하는 것에 의해서 움직임검출/동작모드 판정을 실행한다. 동작모드판정은 INTRA(프레임내 부호화)와 INTER(프레임간 보호화)중의 어느 하나를 실행할 것인지의 판정 및 필터(6)을 온과 오프중의 어느 것으로 할 것인지의 판정을 비교결과에 따라서 실행하는 것이다. 움직임검출부의 기능은 프레임간의 대응하는 블럭의 움직임을 나타내는 움직임벡터를 검출하는 것이다. 인코더의 각부는 이들 검출된 부호화 움직임벡터와 부호화 판정결과(5)에 따라서 제어된다.
동작모드가 INTER로 판정될 때, 프레임간 감산부(8)에서는 입력 화상데이타(1)과 움직임 보상된 직전 프레임의 대응하는 블럭에 대한 국부 복호화 화상데이타(3)을 필터(6)을 통과시킨 부호화용 필터데이타(7)과의 프레임간 감산을 실행하고, 동작모드가 INTRA로 판정될 때는 직전 프레임의 국부 복호화 화상데이타(1)을 감산부(8)을 통해 출력해서 부호화할 부호화블럭 화상데이타(9)를 얻는다.
부호화블럭 화상데이타를 DCT(이산 코사인 변환)(10), 지그재그주사 변환부(11), 양자화부(12)에서 순차처리해서 각각 부호화계수(13), 부호화 지그재그주사 계수(14), 부호화 양자화지수(15)를 얻는다. 양자화부(12)에서는 부호화 제어부(16)에 있어서의 송신버퍼(17)의 잔량이나 발생정보량 등의 송신버퍼 파라미터(18)에 따라서 결정되는 부호화스텝 사이즈(19)를 사용해서 양자화를 실행한다.
부호화 움직임벡터와 부호화 판정결과(5), 부호화 양자화지수(15) 및 부호화스텝 사이즈(19)의 송신 데이타를 VLC(가변길이 부호화기) 및 MUX(다중화기)(20)에서 처리해서 얻어진 부호화 압축데이타(21)이 송신버퍼(17)에 저장된다. 그 후, 회전측의 송신속도(비트율)에 맞게 송신데이타(22)를 송출한다.
인코더의 국부 복호화처리
인코더에서는 프레임간 부호화를 실행하기 위해서 디코더의 동일한 직선 프레임의 화상을 갖지 않으면 안된다. 수신측에서는 수신 데이타에서만 복호화처리를 실행하기 때문에 직전 프레임의 데이타도 수신데이타에서 복원된 것이어야 하고, 송신측에 있어서도 동일한 데이타에 따른 프레임간 부호화가 실행되고 있어야 한다. 이 때문에, 부호화 데이타에 대해서 디코더와 동일한 국부 복호화처리를 실행한다.
부호화 양자화지수(15)가 부호화와 동일한 부호화스텝 사이즈(19)를 사용해서 역양자화부(23)에서 처리되고 또 지그재그주사 역변환부(24) 및 IDCT(역이산 코사인 변환)(25)에서 처리되어 각각 국부 복호화 지그재그주사 계수(26), 국부 복호화계수(27), 국부 복호화블럭 화상데이타(28)이 얻어진다.
부호화 프레임메로이에서 다시 한번 직전 프레임의 국부 복호화 화상데이타(29)를 리드한다. 프레임간 가산부(32)에서는 화상데이타(29)가 필터(30)를 통과한 국부복호화용 필터데이타(31)과 국부 복호화블럭 화상데이타(28)과의 프레임간 가산을 실행하고, (부호화 데이타에서 복원한 데이타인) 국부 복호화 화상데이타(33)을 부호화 프레임메모리(2)에 라이트한다.
디코더의 복호화처리
회선으로부터의 수신데이타(34)를 수신버퍼(35)에 저장하고, 복호화처리에 따른 타이밍에서 복호화될 압축데이타(36)으로서 리드한다.
VLC(가변길이복호화기)·DMUX(분리화기)(37)에 있어서 복호화 압축데이타(36)이 가변길이 복호화 및 분리화되어 복호화 움직임벡터와 복호화 판정결과(38)과, 복호화 스텝사이즈(39) 및 복호화 양자화지수(40)이 얻어진다. 복호화 움직임벡터와 복호화 판정결과(38)은 복호화 각부를 제어하는데 이용한다.
복호화 양자화지수(40)이 복호화스텝 사이즈(39)를 사용해서 역양자화부(41)에서 처리되고 또한 지그재그주사 역변환부(42) 및 IDCT(43)에서 처리되어 각각 복호화 지그재그주사 계수(44), 복호화계수(45) 및 복호화블럭 화상데이타(46)이 얻어진다.
복호화 프레임메모리에서 직전 프레임의 복호화 화상데이타(48)을 리드한다. 프레임간 가산부(51)에서는 복호화블럭 데이타(46)과 화상데이타(48)이 필터(49)를 통과해서 얻어진 복호화용 필터 데이타(50)을 프레임간 가산한다. 복호화 화상데이타(52)를 복호화 프레임메모리(2)에 라이트함과 동시에 복호화 화상으로서 출력한다.
종래의 화상 CODEC는 인코더 및 디코더가 독립적으로 동작하고 마찬가지의 구성요소를 여러개 포함해서 구성되어 있다. 이것에 의해서, [1] 회로규모가 크고 고가이며, [2] 회로를 LSI화하는데 게이트규모, 배선영역의 규모가 크고 또 외부핀을 다중화할 수 없어 외부핀수가 많아지기 때문에 1칩에 회로를 수납하는 것이 곤란하며, [3] 다수의 화상을 동시에 부호화/복호화할 때, 화상사이에 다중화를 위한 동기관계가 없기 때문에 다중화를 실행할 수 없으므로, 처리할 화상의 수에 대응해서 동일한 수의 장치를 마련하지 않으면 안된다는 등의 문제점이 있었다.
본 발명의 목적은 회로규모가 적어 저코스트이고 또 1칩 LSI화할 수 있으며 또한 어떠한 장치도 추가하는 일없이 다수의 화상을 동시에 부호화/복호화할 수 있는 화상 CODEC를 제공하는 것이다.
상기 목적으로 달성하기 위해서 본 발명의 화상 부호화/복호화 장치에 있어서는 인코더 및 디코더를 사용해서 화상블럭의 처리타이밍단위로 동기를 취하고, 인코더에 의해 실행되는 복호화처리에 관한 동일 또는 유사한 처리기능을 전환하는 셀렉터를 사용하는 것에 의해서 시분할 처리를 실행한다. 여기에서, 동일 또는 유사한 처리기능이라는 것은 DCT와 IDCT, 지그재그주사 변환과 지그재그주사 역변환, 양자화와 역양자화 등으로서, 각각 회로구성을 약간 변경하는 것에 의해 그중의 어느 하나를 선택해서 처리할 수 있다. 또, 여러개의 화상신호의 병렬처리도 시분할방식으로 실행한다.
화상 CODEC는 입출력데이타를 전환하는 셀렉터에 의해서, 1개의 부재를 사용하여 2개 이상의 동일 또는 유사한 처리기능을 달성한다. 따라서, 동일 또는 유사한 처리기능이 2개 이상 있는 경우에는 2개째 이후의 구성요소를 삭감할 수 있다. 또, 시분할처리이기 때문에 동일 데이타버스를 사용해서 여러가지 기능에 있어서의 데이타전송을 실행할 수 있고, LSI화에 있어서의 배선길이 및 외부핀수를 저감할 수가 있다. 또한, 화상블럭의 처리타이밍단위의 시분할처리를 제어하는 것에 의해서, 부호화/복호화 처리를 다중화할 수 있게 된다. 여러개의 화상처리를 시분할방식으로 실행할 수 있어 더욱더 효율을 향상시킬 수가 있다.
이하, 본 발명의 제1실시예를 도면에 따라서 설명한다.
실시예 1
제2도는 본 발명에 의한 화상 CODEC 구성의 1예를 도시한 블럭도로서, 도면에 있어서 (101)은 셀렉터 SELa, (102)는 셀럭터 SELb, (103)은 셀럭터 SELc, (104)는 셀렉터 SELd, (105)는 DCT/IDCT, (106)은 지그재그주사 변환/역변환부, (107)은 양자화/역양자화부이다. 그밖에 제1도와 동일한 기능을 갖는 것에는 동일한 부호를 부가해서 그의 반복적인 설명은 생략한다.
이하, 화상 CODEC의 동작에 대해서 설명한다.
제2도에 있어서 종래의 화상 CODEC와 마찬가지로 1프레임의 화상데이타를 부호화/복호화 처리블럭으로 분할한 후 블럭마다 인코더에 의한 부호화처리 및 국부 복호화처리와 디코더에 의한 복호화처리를 실행하고, 이들 처리는 각각 블럭마다 동기된 타임슬롯에서 시분할로 동작한다.
인코더의 부호화처리
인코더에 의한 부호화처리의 타임슬롯에 있어서는 4개의 셀럭터 SELa(101), SELb(102), SELc(103), SELd(104)를 모두 A를 선택하는 모드로 설정한다. DCT/IDCT(105)를 DCT모드로, 지그재그주사 변환/역변환부(106)을 지그재그주사 변환모드로, 양자화/역양자화부(107)을 양자화모드로 설정해서 처리한다. 인코더의 동작은 종래의 화상 CODEC에 대해서 기술한 인코더의 부호화처리와 동일하므로 그의 반복적인 설명은 생략한다. 즉, 특정의 모드로 설정하는 것에 의해서, DCT/IDCT(105), 지그재그주사 변환/역변환부(106), 양자화/역양자화부(107)은 각각 종래의 화상 CODEC의 DCT(10), 지그재그주사 변환부(11), 양자화부(12)와 마찬가지 기능을 한다.
인코더의 국부 복호화처리
인코더의 국부 복호화처리의 타임슬롯에 있어서는 4개의 셀럭터 SELa(101), SELb(102), SELc(103), SELd(104)를 각각 A, B, B, C를 선택하는 모드로 설정한다. DCT/IDCT(105)를 IDCT모드로, 지그재그주사 변환/역변환부(106)을 지그재그주사 역변환모드로, 양자화/역양자화부(107)을 역양자화모드로 설정해서 처리를 실행한다. 인코더의 동작은 종래의 화상 CODEC에 대해서 기술한 인코더의 국부 복호화처리와 동일하므로 그의 반복적인 설명은 생략한다. 즉, 특정의 모드로 설정하는 것에 의해서, 필터(6), DCT/IDCT(105), 지그재그주사 변환/역반환부(106), 양자화/역양자화부(107)은 각각 종래의 화상 CODEC의 필터(30), IDCT(25), 지그재그주사 역변환부(24), 역양자화부(23)과 마찬가지 기능을 한다.
디코더의 복호화처리
디코더의 복호화처리의 타임슬롯에 있어서는 4개의 셀럭터 SELa(101), SELb(102), SELc(103), SELd(104)를 모두 B를 선택하는 모드로 설정한다. DCT/IDCT(105)를 IDCT모드로, 지그재그주사 변환/역변환부(106)을 지그재그주사 역변환모드로, 양자화/역양자화부(107)을 역양자화모드로 설정해서 처리한다. 디코더의 동작은 종래의 화상 CODEC에 대해서 기술한 디코더의 복호화처리와 동일하므로 그의 반복적인 설명은 생략한다. 즉, 특정의 모드로 설정하는 것에 의해서, 필터(6), DCT/IDCT(105), 지그재그주사 변환/역반환부(106), 양자화/역양자화부(107) 및 프레임간 가산부(32)는 각각 종래의 화상 CODEC의 필터(49), IDCT(43), 지그재그주사 역변환부(42), 역양자화부(41) 및 프레임 가산부(51)과 마찬가지 기능을 한다.
제3도는 본 발명에 의한 화상 부호화/복호화처리의 동작타이밍의 1예를 도시한 것으로서, 횡측에 시각, 종축에 기능구성요소를 각각 도시하고 있다.
1블럭 부호화/복호화 주기의 기간내에 인코더 제i블럭 부호화 및 제i블럭 국부 복호화, 디코더 제ℓ블럭 복호화(i, ℓ은 각각 인코더와 디코더의 화상블럭의 번호로서 서로 독립적이다)를 주어진 타임슬롯(점선으로 도시한다)에서 실행한다. 다음의 주기에 있어서 인코더, 디코더는 모두 다음 블럭의 처리를 실행한다. 이들 스텝을 반복하는 것에 의해서 1화상프레임의 부호화/복호화 처리를 실행할 수 있다.
1블럭 부호화/복호화처리에서는 기능 구성요소의 처리지연을 수반한 파이프라인처리를 실행하고, 필터, DCT/IDCT, 지그재그주사 변환/역변환부 및 양자화/역양자화부의 기능구성요소는 부호화, 국부 복호화 및 복호화에 대해 2회 또는 3회 사용된다. 즉, 필터(6)은 부호화 및 복호화에 대해 2회 사용되고, DCT/IDCT(105), 지그재그변환/역변환부(106), 양자화/역양자화부(107)은 부호화, 국부 복호화 및 복호화에 대해 3회 사용된다. 그 이외의 기능구성요소에서 부호화 프레임메모리(2)와 복호화 프레임메모리(47), 프레임간 감산부(8)과 프레임간 가산부(32), VLC·MUX(20)과 VLD·DMUX(37), 송신버퍼(17)과 수신버퍼(35)는 각각 별개의 것으로 하였지만, 부호화/복호화 프레임메모리, 프레임간 감산/가산부, VLC·MUX/VLD·DMUX, 송신/수신 버퍼로 해서 공통화하여 시분할로 처리해도 좋다. SELa~SELd에 있어서의 모드전환 및 부재내에 있어서의 기능의 전환은 통상의 시분할처리와 마찬가지로 실행하면 좋고 예를 들면 CPU(중앙처리장치)에 의해 관리하면 좋고, 또 필요한 곳에 레지스터를 마련해서 데이타를 소정 시간 동안 유지해도 좋다.
실시예 2
제4도는 본 발명에 의한 구성의 화상 CODEC LSI의 1예를 도시한 블럭도로서, 구성, 동작 모두 제1도와 동일하므로 그의 반복적인 설명은 생략한다. 이 예에 있어서 점선으로 둘러싸인 블럭은 1칩의 LSI에 수납되는 것을 나타낸다.
제3도에 도시한 바와 같이, 화상데이타 입력과 화상데이타 출력, 부호화 프레임메모리와 복호화 프레임메모리의 리드 및 라이트, VLC·MUX와 VLD·DMUX의 동작, 송신버퍼와 수신버퍼의 동작은 다른 타임슬롯에서 실행된다. 이 때문에, 입력화상데이타(1)과 복호화 화상데이타(화상출력측)(52)의 데이타버스, 국부 복호화 화상데이타(33)과 복호화 화상데이타(복호화 프레임메모리측)(52)의 데이타버스, 부호화 압축데이타(21)과 복호화 압축데이타(36)의 데이타버스는 각각 시분할방식으로 공유하도록 구성할 수 있고, 이것에 의해서 LSI의 외부핀수를 절반으로 저감할 수가 있다. 따라서, 회로를 1칩에 수납하는 것이 매우 용이하게 된다.
제5도는 종래의 구성과 본 발명에 의한 구성의 게이트규모의 비교를 도시한 것이다. 제5도에 도시한 바와 같이, 도면에 도시되는 주요 구성요소마다의 게이트수의 전체 합계는 종래예보다 본 발명에 의한 구성을 사용하는 것에 의해 1/2 이하로 저감되고, 종래 게이트규모가 너무 커서 1칩 LSI화할 수 없었던 구성을 1칩 LSI화할 수 있게 되었다. 종래의 구성에서 1칩 LSI화할 수 있었던 경우에도 게이트 규모를 저감하는 것에 의해 LSI코스트를 저감할 수 있다.
실시예 3
제6도는 본 발명에 의한 구성을 사용한 다화면 동시 부호화/복호화장치의 1예를 도시한 블럭도로서, 점선으로 둘러싸인 블럭은 제2도와 동일하며 화상블럭의 동작도 동일하므로 그의 반복적인 설명은 생략한다. 이하, 점선밖의 구성요소에 대해서 설명한다.
제6도에 있어서 (201)은 제1입력화상데이타, (202)는 제2입력화상데이타, (203)은 제3입력화상데이타, (204)는 셀럭터 SELe, (205)는 제1송신버퍼, (206)은 제2송신버퍼, (207)은 제3송신버퍼, (208)은 제1송신데이타, (209)는 제2송신데이타, (210)은 제3송신데이타, (211)은 셀렉터 SELf, (213)은 제1수신데이타, (214)는 제2수신데이타, (215)는 제3수신데이타, (216)은 제1수신버퍼, (217)은 제2수신버퍼, (218)은 제3수신버퍼, (219)는 셀렉터 SELg, (221)은 제1복호화 화상데이타, (222)는 제2복호화 화상데이타, (223)는 제3복호화 화상데이타이다.
이하, 부호화/복호화 장치의 동작에 대해서 설명한다.
여기에서는 설명을 간단하게 하기 위해서 동시에 부호화/복호화하는 화면수를 부호화측 3개, 복호화측 3개로 하였지만, 임의 수의 화면으로 해도 좋다. 부호화측의 3개의 화면을 처리하는 시분할의 타임슬롯을 각각 인코더 1~3으로 하고, 복호화측의 3개의 화면을 처리하는 시분할의 타임슬롯을 각각 디코더 1~3으로 한다.
인코더측은 1개의 화상블럭분의 인코더 1의 타임슬롯의 기간 동안 제1입력화상 데이타(201), 제2입력화상데이타(202), 제3입력화상 데이타(203)중에서 셀렉터 SELe(204)에 의해서 제1입력화상 데이타(201)을 선택하고 부호화 및 국부 복호화를 실행한다. 마찬가지로, 인코더 2, 3의 타임슬롯에서는 각각 제2입력화상 데이타(202), 제3입력화상 데이타(203)을 선택하고 부호화 및 국부 복호화를 실행한다. 직전 프레임의 국부 복호화 화상데이타(33)은 각각에 대응하는 것을 사용한다. 부호화에 의해 얻어진 송신데이타(22)는 제1송신버퍼(205), 제2송신버퍼(206), 제3송신버퍼(207)에 저장하고, 제1송신데이타(208), 제2송신데이타(209), 제3송신데이타(210)으로서 송출한다. 각각의 송신버퍼의 파라미터는 셀렉터 SELf(211)에 의해 타임슬롯마다 선택하여 부호화 제어부(16)에서 사용한다. 국부 복호화 화상데이타(33)은 각각 부호화 프레임메모리(2)에 라이트한다. 디코더측은 제1수신데이타(213), 제2수신데이타(214) 및 제3수신데이타(215)를 각각 제1수신버퍼(216), 제2수신버퍼(217), 제3수신버퍼(218)에 저장하고, 디코더 1~3의 타임슬롯 기간 동안 각각 셀렉터 SELg(219)에 의해 선택하여 복호화한다. 이 때, 직전 프레임의 복호화 화상데이타(48)은 각각에 대응하는 것을 사용한다. 복호화 화상데이타(52)는 각각 복호화 프레임메모리(47)에 라이트됨과 동시에 제1복호화 화상데이타(221), 제2복호화 화상데이타(222), 제3복호화 화상데이타(223)으로서 출력된다.
제7도는 본 발명에 의한 구성을 사용한 화상 부호화/복호화 처리의 동작타이밍을 도시한 도면이다. 시분할처리는 다음의 순서, 즉 1개의 화상프레임의 블럭에 대해서 인코더 1에 의한 제1블럭 부호화처리 및 국부 복호화처리, 디코더 1에 의한 제ℓ블럭 복호화처리, 인코더 2에 의한 제j블럭 복호화처리 및 국부 복호화처리, 디코더 2에 의한 제m블럭 복호화처리, 인코더 3에 의한 제k블럭 부호화처리 및 국부 복호화처리, 디코더 3에 의한 제n블럭 복호화처리, 인코더 1에 의한 제(i+1)블럭 부호화처리 및 국부 복호화처리, 디코더 1에 의한 제(ℓ+1)블럭 복호화처리, …(i,j,k.l.m,n은 서로 독립적이다)의 순으로 처리를 시분할로 실행하고, 1화상 프레임분의 블럭수의 처리를 실행하는 것에 의해서 3개의 화상프레임의 부호화 및 3개의 화상프레임의 복호화 처리를 동시에 실행할 수가 있다.
각 부재에 있어서의 1블럭의 데이타에 필요로 되는 처리시간이 고기능 LSI등에 의해서 매우 단축되므로, 시분할로 데이타처리를 충분히 실행할 수가 있다.
이상과 같이 본 발명에 따르면, 화상의 부호화처리 및 복호화처리를 화상블럭의 처리타이밍단위로 동기를 취하고 동일 또는 유사한 처리기능을 부호화처리 및 복호화처리에 관해 시분할방식으로 사용한 것에 의해서, 화상 CODEC를 종래의 화상 CODEC에 비해 1/2 또는 1/3정도까지의 규모로 저감할 수 있어 장치를 대폭으로 소형화하는 것이 가능하게 된다.
또한 본 발명에 따르면, 동일 데이타버스를 시분할로 다중화할 수 있고 LSI화에 있어서의 화소핀수가 저감되어 회로를 1칩의 LSI에 수납할 수 있게 된다.
또한 본 발명에 따르면, 어떠한 장치도 추가하는 일없이 다수의 화상을 동시에 부호화/복호화할 수 있는 장치가 얻어진다.

Claims (1)

  1. 이 전프레임의 국부 복호화 화상신호와 이전 프레임의 복호화 화상신호를 수신하고, 이 수신된 양신호중의 하나를 선택하여 제1의 선택신호를 출력하는 제1셀렉터, 상기 제1의 선택신호를 수신하여 필터신호를 출력하는 필터, 상기 필터신호와 입력화상신호를 수신하여 프레임간 감산신호를 출력하는 프레임간 감산기, 상기 프레임간 감산신호와 지그재그주사 변환신호를 수신하고, 상기 프레임간 감산신호와 상기 지그재그신호중의 하나를 선택하여 제2의 선택신호를 출력하는 제2셀렉터, 상기 제2의 선택신호를 수신하고, 상기 제2의 선택신호를 변환하여 변환신호를 출력하는 이산/역이산 코사인 변환기, 상기 변환신호와 역양자화신호를 수신하여 제3의 선택신호를 출력하는 제3셀렉터, 상기 제3의 선택신호를 수신하고, 상기 제3의 선택신호를 변환하여 변환신호를 출력하는 지그재그주사 변환/역변환기, 부호화 압축데이타 신호를 수신하여 이 부호화 압축데이타 신호를 저장하고 상기 부호화 압축데이타 신호를 출력하는 수신버퍼, 상기 부호화 압축데이타 신호를 수신하고, 상기 부호화 압축데이타 신호를 복호화 및 분리화하여 복호화 및 분리화데이타 신호를 출력하는 가변길이 복호화기 및 분리화기, 상기 변환신호, 상기 복호화 및 분리화데이타 신호, 역양자화신호를 수신하여 제4의 선택신호를 출력하는 제4셀렉터, 상기 제4의 선택신호를 수신하고, 상기 제4의 선택신호를 양자화하여 양자화 신호를 출력하는 양자화/역양자화기, 부호화 움직임벡터신호와 상기 양자화신호를 수신하고, 상기 수신된 부호화 움직임벡터 및 양자화신호를 부호화 및 압축하여 부호화 압축데이타신호를 출력하는 가변길이 부호화 및 다중화기, 상기 부호화 압축데이타 신호를 수신하여 이 부호화 압축데이타 신호를 저장하고 상기 부호화 압축데이타 신호를 출력하는 송신버퍼, 역변환신호와 상기 필터신호를 수신하여 가산 복호화 화상신호를 출력하는 프레임간 가산기및 상기 가산 복호화 화상신호를 수신하여 이 복호화 화상신호를 저장하고 상기 복호화 화상 신호를 출력하는 복호화 프레임메모리를 포함하는 화상 부호화/복호화 장치.
KR1019930007160A 1992-04-28 1993-04-28 화상 부호화/복호화 장치 KR960010195B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11040292A JPH05308622A (ja) 1992-04-28 1992-04-28 画像符号化・復号化装置
JP92-110402 1992-04-28

Publications (2)

Publication Number Publication Date
KR930022889A KR930022889A (ko) 1993-11-24
KR960010195B1 true KR960010195B1 (ko) 1996-07-26

Family

ID=14534895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930007160A KR960010195B1 (ko) 1992-04-28 1993-04-28 화상 부호화/복호화 장치

Country Status (6)

Country Link
US (1) US5491515A (ko)
EP (1) EP0568046A2 (ko)
JP (1) JPH05308622A (ko)
KR (1) KR960010195B1 (ko)
CA (1) CA2094991C (ko)
TW (1) TW230857B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2902284B2 (ja) * 1993-11-12 1999-06-07 ケイディディ株式会社 動画像の符号化装置
KR100186915B1 (ko) * 1994-07-13 1999-05-01 모리시다 요이치 디지털 부호화 장치 및 디지털 부호 복호화 장치
US6266374B1 (en) 1994-10-28 2001-07-24 Lg Electronics Inc. Low level digital video decoder for HDTV having backward compatibility
KR100202538B1 (ko) * 1994-12-23 1999-06-15 구자홍 엠펙 비디오 코덱 장치
DE19524872C1 (de) * 1995-07-07 1997-02-20 Siemens Ag Verfahren und Anordnung zur Codierung und Decodierung von einem Videodatenstrom für alle Bildelemente des Videodatenstroms
KR100237359B1 (ko) * 1995-10-26 2000-01-15 김영환 모양 적응형 영상신호 부호화 장치 및 방법
US5832120A (en) * 1995-12-22 1998-11-03 Cirrus Logic, Inc. Universal MPEG decoder with scalable picture size
US5777677A (en) * 1996-02-09 1998-07-07 International Business Machines Corporation Approximate MPEG decoder with compressed reference frames
US6222886B1 (en) * 1996-06-24 2001-04-24 Kabushiki Kaisha Toshiba Compression based reduced memory video decoder
US6215821B1 (en) * 1996-08-07 2001-04-10 Lucent Technologies, Inc. Communication system using an intersource coding technique
TW395137B (en) 1997-06-06 2000-06-21 Matsushita Electric Ind Co Ltd Image processing device
US6226410B1 (en) * 1997-06-30 2001-05-01 Intel Corporation Method and apparatus for providing image and video coding with iterative post-processing using transmitted step size information
US6353680B1 (en) * 1997-06-30 2002-03-05 Intel Corporation Method and apparatus for providing image and video coding with iterative post-processing using a variable image model parameter
US6873368B1 (en) * 1997-12-23 2005-03-29 Thomson Licensing Sa. Low noise encoding and decoding method
GB9727399D0 (en) 1997-12-29 1998-02-25 Sgs Thomson Microelectronics Data manipulation
KR100249235B1 (ko) * 1997-12-31 2000-03-15 구자홍 에이치디티브이 비디오 디코더
JP2003519990A (ja) * 1999-12-29 2003-06-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 画像を符号化及び復号化する装置
US6731686B1 (en) * 2000-05-31 2004-05-04 Sun Microsystems, Inc. Apparatus and method for pipelining variable length decode and inverse quantization operations in a hybrid motion-compensated and transform coded video decoder
CA2460471C (en) * 2002-07-11 2012-02-07 Matsushita Electric Industrial Co., Ltd. Picture encoding method and picture decoding method
JP4517592B2 (ja) 2003-06-16 2010-08-04 ソニー株式会社 画像処理装置、画像処理方法、画像処理プログラムおよび記録媒体
JP2006020095A (ja) * 2004-07-01 2006-01-19 Sharp Corp 動きベクトル検出回路、画像符号化回路、動きベクトル検出方法および画像符号化方法
JP4284265B2 (ja) * 2004-11-02 2009-06-24 株式会社東芝 動画像符号化装置、動画像符号化方法、動画像復号化装置および動画像復号化方法
US20060104351A1 (en) * 2004-11-15 2006-05-18 Shu-Wen Teng Video/image processing devices and methods
US7634148B2 (en) * 2005-01-07 2009-12-15 Ntt Docomo, Inc. Image signal transforming and inverse-transforming method and computer program product with pre-encoding filtering features
TWI252045B (en) * 2005-01-20 2006-03-21 Via Tech Inc Video decoding device and method thereof for combining inverse quantization and inverse zig-zag scan
JP2006211331A (ja) 2005-01-28 2006-08-10 Nec Corp データ符号化装置、データ復号装置及びデータ符号化／復号システム
JP2006319690A (ja) * 2005-05-13 2006-11-24 Hitachi Ltd 動画像符号化装置
CN100426250C (zh) 2005-07-18 2008-10-15 鸿富锦精密工业（深圳）有限公司 系统主板接收信号灵敏度的测量装置与方法
US7881384B2 (en) * 2005-08-05 2011-02-01 Lsi Corporation Method and apparatus for H.264 to MPEG-2 video transcoding
US8155194B2 (en) * 2005-08-05 2012-04-10 Lsi Corporation Method and apparatus for MPEG-2 to H.264 video transcoding
US7912127B2 (en) * 2005-08-05 2011-03-22 Lsi Corporation H.264 to VC-1 and VC-1 to H.264 transcoding
US8208540B2 (en) * 2005-08-05 2012-06-26 Lsi Corporation Video bitstream transcoding method and apparatus
US8045618B2 (en) 2005-08-05 2011-10-25 Lsi Corporation Method and apparatus for MPEG-2 to VC-1 video transcoding
US7903739B2 (en) * 2005-08-05 2011-03-08 Lsi Corporation Method and apparatus for VC-1 to MPEG-2 video transcoding
JP4789200B2 (ja) * 2006-08-07 2011-10-12 ルネサスエレクトロニクス株式会社 動画符号化と動画復号とのいずれかを実行する機能モジュールおよびそれを含む半導体集積回路
US8711901B2 (en) * 2007-03-12 2014-04-29 Vixs Systems, Inc. Video processing system and device with encoding and decoding modes and method for use therewith
CN103686173B (zh) * 2014-01-09 2017-03-01 英特尔公司 变换与反变换电路
CN115514973B (zh) * 2018-09-05 2024-05-31 Lg电子株式会社 对视频信号进行解码/编码及发送数据的设备
US11503310B2 (en) * 2018-10-31 2022-11-15 Ati Technologies Ulc Method and apparatus for an HDR hardware processor inline to hardware encoder and decoder
CN113892265A (zh) * 2019-05-30 2022-01-04 夏普株式会社 图像解码装置
CN115842558B (zh) * 2023-02-22 2023-05-05 华中科技大学 基于hls的qc-ldpc译码器的设计方法及qc-ldpc译码器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2575351B1 (fr) * 1984-12-21 1988-05-13 Thomson Csf Procede adaptatif de codage et de decodage d'une suite d'images par transformation, et dispositifs pour la mise en oeuvre de ce procede
KR910000707B1 (ko) * 1986-05-26 1991-01-31 미쓰비시덴기 가부시기가이샤 화상 부호화 전송방법 및 장치
FR2643531B1 (fr) * 1989-02-21 1996-04-26 Thomson Csf Procede et dispositif de compression de l'information destine au decodage compatible d'une famille de signaux de television de resolutions croissantes
US5130797A (en) * 1989-02-27 1992-07-14 Mitsubishi Denki Kabushiki Kaisha Digital signal processing system for parallel processing of subsampled data
US5164980A (en) * 1990-02-21 1992-11-17 Alkanox Corporation Video telephone system
US5253078A (en) * 1990-03-14 1993-10-12 C-Cube Microsystems, Inc. System for compression and decompression of video data using discrete cosine transform and coding techniques
FR2660138B1 (fr) * 1990-03-26 1992-06-12 France Telecom Cnet Dispositif de codage/decodage de signaux d'image.
JPH04183187A (ja) * 1990-11-19 1992-06-30 Kawasaki Steel Corp 情報の符号化・復号化方式
JPH04326690A (ja) * 1991-04-26 1992-11-16 Hitachi Ltd 動画像符号化復号化装置

Also Published As

Publication number Publication date
CA2094991C (en) 1998-11-24
EP0568046A3 (ko) 1994-08-31
EP0568046A2 (en) 1993-11-03
KR930022889A (ko) 1993-11-24
US5491515A (en) 1996-02-13
JPH05308622A (ja) 1993-11-19
CA2094991A1 (en) 1993-10-29
TW230857B (ko) 1994-09-21

Similar Documents

Publication Publication Date Title
KR960010195B1 (ko) 화상 부호화/복호화 장치
KR0166722B1 (ko) 부호화 및 복호화방법 및 그 장치
KR960006762B1 (ko) 화상부호화를 위한 효율적인 2차원 데이타의 주사선택회로
US5625571A (en) Prediction filter
US5838597A (en) MPEG-2 decoding with a reduced RAM requisite by ADPCM recompression before storing MPEG-2 decompressed data
US6192073B1 (en) Methods and apparatus for processing video data
KR970002483B1 (ko) 고속의 가변길이 복호화장치
KR950009680B1 (ko) 영상 압축/신장 시스템의 영상 디코더
EP0585051B1 (en) Image processing method and apparatus
JP3823275B2 (ja) 動画像符号化装置
WO1997040626A1 (en) Multifunction video compression circuit
US5646688A (en) Video decoder architecture using separate semiconductor substrates
KR0157071B1 (ko) 동화상 디코딩 시스템
KR20010083718A (ko) 영상 압축 부호화를 위한 변환 및 역변환 방법 및 장치
KR0121162B1 (ko) 디지탈 티브이의 영상움직임 보상장치
US7372906B2 (en) Compression circuitry for generating an encoded bitstream from a plurality of video frames
JPH04326690A (ja) 動画像符号化復号化装置
JP3141149B2 (ja) 画像符号化装置
JPH08205142A (ja) ディジタルビデオ信号への符号化／復号化装置
JP4214554B2 (ja) 動画像復号化装置
KR0162201B1 (ko) 영상데이타의 직류성분-차분펄스부호변조시스템
KR100255794B1 (ko) 움직임 보상 장치의 선입선출 버퍼
KR950010766B1 (ko) 디지탈 복호시스템에서의 가변길이 복호화장치의 제어방법
KR0128883B1 (ko) 영상 복호기에 있어서 개선된 구조의 메모리부를 갖는 반픽셀 움직임 보상회로
KR0129576B1 (ko) 영상 복호기에 있어서의 반픽셀 움직임 보상회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060711

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee