KR960010059Y1 - 라인 증폭기의 출력 레벨 자동제어회로 - Google Patents

라인 증폭기의 출력 레벨 자동제어회로 Download PDF

Info

Publication number
KR960010059Y1
KR960010059Y1 KR92014658U KR920014658U KR960010059Y1 KR 960010059 Y1 KR960010059 Y1 KR 960010059Y1 KR 92014658 U KR92014658 U KR 92014658U KR 920014658 U KR920014658 U KR 920014658U KR 960010059 Y1 KR960010059 Y1 KR 960010059Y1
Authority
KR
South Korea
Prior art keywords
line amplifier
level
control circuit
input signal
output
Prior art date
Application number
KR92014658U
Other languages
English (en)
Other versions
KR940006586U (ko
Inventor
장윤선
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR92014658U priority Critical patent/KR960010059Y1/ko
Publication of KR940006586U publication Critical patent/KR940006586U/ko
Application granted granted Critical
Publication of KR960010059Y1 publication Critical patent/KR960010059Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

라인 증폭기의 출력 레벨 자동제어회로
제1도은 본 고안에 따른 라인 증폭기의 출력레벨 자동 제어회로도.
제2도은 도면1에 도시된 라인 증폭기와 적분회로의 출력 파형을 일예로서 도시한 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 라인증폭기 20 : 적분회로
30 : 입력신호 제어회로 Q1 : 트랜지스터
본 고안은 라인 증폭기에 관한 것으로서, 더욱 상세하게는 라인 증폭기의 출력레벨을 자동으로 제한함으로서 라인 증폭기의 후단 부하단이 과부하 상태가 되는 것을 방지하는 데 적합한 라인 증폭기의 출력레벨 자동 제어회로에 관한 것이다.
통상적으로, 라인 증폭기의 전송선로를 통하여 신호를 전송하기 위한 증폭기로서, 선로의 송출단-수신단-중간단의 필요에 따라서 설치된다. 그러나, 이러한 라인 증폭기는 외부잡음 및 내부장치들의 잡음등에 의하여, 입력신호의 레벨이 급격히 증가되는 경우에도 통상적인 작동과 동일하게 입력신호를 증폭하여 후단 부하단에 인가하므로서, 부하단이 과부하 상태가 되어 기기 고장 및 오동작의 일원인이 될 수 있다.
그러나, 종래의 라인 증폭기는 이러한 고정위 상태의 입력신호 및 출력신호를 제한할 수 있는 어떠한 수단도 구비하고 있지 않아 상술한 바와같이 부하단이 과부하 상태가 되는 문제가 있었다.
본 고안은 이러한 문제점을 해결하기 위한 것으로서, 본 고안의 목적은 라인 폭기의 출력레벨에 따라 입력신호의 레벨을 자동으로 제한하므로서, 라인 증폭기의 출력신호의 레벨이 과도하게 높게 되는 것을 방지할 수 있는 라인 증폭기의 출력 레벨 자동 제어회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 고안은. 임의의 교류 입력신호를 기설정된 소정레벨로 증폭하는 라인 증폭기: 상기 라인 증폭기로 부터 제공되는 상기 증폭된 교류 출력을 적분하여 그 레벨에 상응하는 직류 출력전압을 발생하는 적분회로: 및 상기 적분회로의 직류 출력전압에 응답하여 상기 라인 증폭기에 인가되는 교류 입력신호의 레벨을 제어하는 입력신호 제어회로로 이루어진 라인 증폭기의 출력 레벨 자동 제어회로를 제공한다.
이하 본 고안의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 상세히 설명한다.
도면 1은 본 고안에 따른 라인 증폭기의 출력레벨 자동 제어회로도로서, 동도면에 도시된 바와 같이 제어회로는 라인 증폭기(10), 적분회로(20) 및 입력신호 제어회로(30)를 구비한다.
도면 1에 있어서, 라인 증폭기(10)는 전형적인 통상의 라인 증폭기이며, 적분회로(20) 역시 저항 및 캐패시터등을 이용하여 구성하는 통상의 적분회로로 구성할 수 있다. 그리고, 입력신호 제어회로(30)는 상기한 적분회로(20)의 출력값에 따라 라인 증폭기(10)에 입력되는 신호의 레벨을 제어하기 위한 것으로 증폭용 트랜지스터(Q1)로 구성될 수 있다.
따라서, 상기와 같이 구성된 본 고안에 따른 라인 증폭기의 출력레벨 자동제어회로는 적분회로(20) 및 입력신호 제어회로(30)에 의하여 라인 증폭기(10)의 출력레벨이 자동으로 제어된다.
보다 상세하게, 라인 증폭기(10)는, 일예로서 도면 2의 (a)에 도시된 바와같이, 교류의 입력신호를 소정레벨로 증폭하여 증폭된 교류신호를 출력하는데, 평활회로와 같은 기능을 수행하는 적분회로(20)에서는 이러한 라인증폭기(10)의 출력을 입력하여 적분출력을 발생, 즉 전분회로(20)는, 일예로서 도면 2의 (b)에 도시된 바와 같이, 교류입력을 직류화하여 직류출력을 발생한다. 따라서, 이러한 적분회로(20)에서 출력되는 직류전압값은 라인 증폭기(10)의 교류출력 레벨에 비해, 즉 교류출력 레벨에 상응하여 그 레벨이 커지거나 작아지게 된다.
다음에, 상기한 바와같은 적분회로(20)의 직류전압은 입력신호 제어회로(30)를 이루는 트랜지스터(Q1)의 베이스에 인가되는데 트랜지스터(Q1)는 상기한 적분회로(20)로 부터 제공되는 직류전압값에 의거하여 라인 증폭기(10)에 입력되는 입력신호의 레벨을 제어한다. 즉, 에미터가 접지에 연결되고 콜렉터가 라인 증폭기(10)의 입력에 연결된 트랜지스터(Q1)는 그의 베이스 전압이 낮은 경우 콜렉터-에미터간의 임피턴스가 커지게 되는데, 그 결과라인 증폭기(10)의 입력레벨은 높아지게 되고, 반면에 트랜지스터(Q1)의 베이스 전압이 낮은 경우 콜렉터-에미터간의 임피턴스가 작아지게 되어 결과적으로 라인 증폭기(10)의 입력레벨 또한 작아진다.
즉, 입력신호 제어회로(30)를 이루는 트랜지스터(Q1)는 전자 볼륨으로서 동작하는데, 베이스 입력전압에 의거하여 콜렉터-에미터간의 임피던스를 변화시킨으로써 라인 증폭기(10)에 입력되는 입력신호의 레벨을 제어한다.
따라서, 라인 증폭기(10)의 출력신호 레벨(교류성분)이 증가하게 되면, 이에 상응하여 적분회로(20)의 출력직류 전압레벨 역시 증가하게 된다. 이때, 트랜지스터(Q1)의 증폭율은 그의 베이스에 인가되는 전압에 비례하므로 결국, 라인 증폭기(10)의 입력신호들중 트랜지스터(Q1)를 통하여 접지로 패스되는 것이 증가하여 라인증폭기(10)에 인가되는 입력신호의 레벨은 낮아지게 되는 것이다.
반면에, 라인 증폭기(10)의 출력신호 레벨이 낮은 경우에는 상술한 경우와는 반대로, 적분회로(20)의 직류 전압의 레벨이 낮아지므로, 트랜지스터(Q1)가 불통상태로 있거나, 또는 도통하여도 그 증폭율은 매우 낮아지게 된다. 따라서, 라인 증폭기(10)의 입력신호는 트랜지스터(Q1)를 통하여 접지로 인가되는 것이 없거나 극히 미소하게되므로 라인 증폭기(10)에 인가되는 입력신호의 레벨은 높아지게 되는 것이다.
이상 설명한 바와 같이 본 고안은 라인 증폭기의 출력을 적분회로로 적분하고, 적분회로의 직류전압 레벨에 따라 입력신호 제어회로가 라인 증폭기에 인가되는 입력신호의 레벨을 제어하게 함으로서 라인 증폭기의 출력레벨을 자동으로 제어하여 후단의 부하단이 과부하 상태로 되는 경우를 예방할 수 있다.

Claims (2)

  1. (정정)임의의 교류 입력신호를 기설정된 소정레벨로 증폭하는 라인 증폭기(10); 상기 라인 증폭기로 부터 제공되는 상기 증폭된 교류 출력을 적분하여 그 레벨에 상응하는 직류 출력전압을 발생하는 적분회로(20); 및 상기 적분회로(20)의 직류 출력전압에 응답하여 상기 라인 증폭기(10)에 인가되는 교류 입력신호의 레벨을 제어하는 입력신호 제어회로(30) 로 이루어진 라인 증폭기의 출력레벨 자동 제어회로.
  2. (정정)제1항에 있어서, 상기 입력신호 제어회로(3)는. 베이스가 상기 적분회로(20)의 출력에 연결되고 에미터가 접지에 연결되며 콜렉터가 상기 라인 증폭기(10)의 입력에 연결된 증폭용 트랜지스터(Q1)로 구성된 것을 특징으로 하는 라인 증폭기의 출력레벨 자동 제어회로.
KR92014658U 1992-08-05 1992-08-05 라인 증폭기의 출력 레벨 자동제어회로 KR960010059Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92014658U KR960010059Y1 (ko) 1992-08-05 1992-08-05 라인 증폭기의 출력 레벨 자동제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92014658U KR960010059Y1 (ko) 1992-08-05 1992-08-05 라인 증폭기의 출력 레벨 자동제어회로

Publications (2)

Publication Number Publication Date
KR940006586U KR940006586U (ko) 1994-03-25
KR960010059Y1 true KR960010059Y1 (ko) 1996-11-21

Family

ID=19337987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92014658U KR960010059Y1 (ko) 1992-08-05 1992-08-05 라인 증폭기의 출력 레벨 자동제어회로

Country Status (1)

Country Link
KR (1) KR960010059Y1 (ko)

Also Published As

Publication number Publication date
KR940006586U (ko) 1994-03-25

Similar Documents

Publication Publication Date Title
US3939399A (en) Power circuit with shunt transistor
US4216434A (en) Variable gain alternating voltage amplifier
US4633162A (en) Series voltage regulator employing a variable reference voltage
US4119922A (en) Circuit for automatic volume compression or volume expansion
US4415863A (en) Pulse width modulation amplifier
US5450037A (en) Power supplying circuit for supplying a voltage to a driving circuit
JPH0661752A (ja) 光電変換用プリアンプ回路
KR960010059Y1 (ko) 라인 증폭기의 출력 레벨 자동제어회로
US5578958A (en) Logarithmic amplifier
US5317470A (en) Control system including a switching circuit for ensuring proper operation when operating power is removed from a portion of the control system
US3030504A (en) Automatic gain control circuit
JPH0691396B2 (ja) 自動利得制御増幅器
KR920022883A (ko) 복수의 시상수 신호 제어 장치
JPS6329342Y2 (ko)
KR960006941B1 (ko) 가변 감쇠기를 이용한 자동 이득 조절 장치
JPS6347066Y2 (ko)
JPH01226205A (ja) 出力スイング制限を有する増幅装置
KR910003953Y1 (ko) 중첩회로를 이용한 아날로그 콘트롤 회로
KR0134815Y1 (ko) 리모콘용 프리앰프회로
US4406989A (en) Automatic level control circuit
JPH05114887A (ja) 光受信器
JPS5844644Y2 (ja) Pcm再生中継器
KR940002234Y1 (ko) 다이나믹 디엠파시스회로
JP2644775B2 (ja) 増幅回路
JPH0537530Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee